PCBA-Technologie - EMI Lösung für mehrschichtiges PCB Design

Es gibt viele Möglichkeiten, das EWI-Problem zu lösen. Moderne EMI-Unterdrückungsmethoden umfassen: Verwendung von EMI-Unterdrückungsbeschichtung, Auswahl geeigneter EMI-Unterdrückungs-Ersatzteile, EMI-Simulationsdesign usw. Ausgehend von der grundlegenden Leiterplattentuch diskutiert dieses Papier die Rolle des PCB-Stapelns in der EMI-Strahlungskontrolle und Designtechniken.

Leiterplattenleistungsbus

Eine angemessene Kapazitätsplatzierung nahe dem Pin des IC kann die IC-Ausgangsspannung schneller springen lassen. Dies ist jedoch nicht das Ende des Problems. Aufgrund des begrenzten Frequenzgangs des Kondensators ist es dem Kondensator nicht möglich, die Oberschwingungsleistung zu erzeugen, die benötigt wird, um den IC-Ausgang sauber im vollen Frequenzband anzutreiben. Darüber hinaus erzeugt die transiente Spannung, die am Leistungskonfluenz gebildet wird, einen Spannungsabfall an beiden Enden der Induktivität im Entkopplungspfad, der die Haupt-Gleichtakt-EMI-Störquelle ist. Wie sollen wir diese Probleme lösen?

Es gibt viele Möglichkeiten, das EWI-Problem zu lösen. Moderne EMI-Unterdrückungsmethoden umfassen: Verwendung von EMI-Unterdrückungsbeschichtung, Auswahl geeigneter EMI-Unterdrückungs-Ersatzteile, EMI-Simulationsdesign usw. Ausgehend von der grundlegenden Leiterplattentuch diskutiert dieses Papier die Rolle des PCB-Stapelns in der EMI-Strahlungskontrolle und Designtechniken.

Strombus

Eine angemessene Kapazitätsplatzierung nahe dem Pin des IC kann die IC-Ausgangsspannung schneller springen lassen. Dies ist jedoch nicht das Ende des Problems. Aufgrund des begrenzten Frequenzgangs des Kondensators ist es dem Kondensator nicht möglich, die Oberschwingungsleistung zu erzeugen, die benötigt wird, um den IC-Ausgang sauber im vollen Frequenzband anzutreiben. Darüber hinaus erzeugt die transiente Spannung, die am Leistungskonfluenz gebildet wird, einen Spannungsabfall an beiden Enden der Induktivität im Entkopplungspfad, der die Haupt-Gleichtakt-EMI-Störquelle ist. Wie sollen wir diese Probleme lösen?

Für IC auf unserer Leiterplatte kann die Leistungsschicht um IC als guter Hochfrequenzkondensator angesehen werden, der den Teil der Energie sammeln kann, der von diskreten Kondensatoren ausgetreten wird, die Hochfrequenzenergie für saubere Ausgabe bereitstellen. Darüber hinaus ist die Induktivität einer guten Leistungsschicht kleiner, so dass das transiente Signal, das durch die Induktivität synthetisiert wird, kleiner ist, was die Gleichtakt-EMI reduziert.

Natürlich muss die Verbindung zwischen der Leiterplattenleistungsschicht und dem IC-Leistungspin so kurz wie möglich sein, da das digitale Signal immer schneller ansteigt, vorzugsweise direkt zum Pad, wo sich der IC-Leistungspin befindet, was separat diskutiert wird.

Um Gleichtakt-EMI zu steuern, muss die Leistungsschicht ein gut entworfenes Paar von Leistungsschichten sein, um die Entkopplung zu unterstützen und eine ausreichend niedrige Induktivität aufweisen. Man könnte fragen, wie gut ist das? Die Antwort auf die Frage hängt von den Schichten der Stromversorgung, dem Material zwischen den Schichten und der Betriebsfrequenz (d.h. einer Funktion der Anstiegszeit des IC) ab. Normalerweise ist der Abstand zwischen den Leistungsschichten 6mil, und das Sandwich ist FR4-Material. Die äquivalente Kapazität der Leistungsschicht pro Quadratzoll beträgt etwa 75pF. Je kleiner der Schichtabstand, desto größer die Kapazität.

Es gibt nicht viele Geräte mit Anstiegszeit zwischen 100 und 300 ps, aber entsprechend der aktuellen Entwicklungsgeschwindigkeit von IC nehmen Geräte mit Anstiegszeit zwischen 100 und 300 PS einen hohen Anteil ein. Für Schaltungen mit 100 bis 300 PS Anstiegszeit ist der 3mil Schichtabstand für die meisten Anwendungen nicht mehr anwendbar. Damals war es notwendig, eine Schichtentechnik mit einem Schichtabstand von weniger als 1 Mio zu verwenden und dielektrische FR4-Materialien durch Materialien mit hohen dielektrischen Konstanten zu ersetzen. Jetzt können keramische und keramische Kunststoffe die Entwurfsanforderungen von 100 bis 300 PS Anstiegszeitkreis erfüllen.

Obwohl in Zukunft neue Materialien und neue Methoden eingeführt werden können, kann Gleichtakt-EMI für die heutigen gängigen 1-bis 3-ns Anstiegszeitschaltungen, 3-bis 6-Mil-Schichtabstände und dielektrischen FR4-Materialien sehr niedrig sein, die normalerweise ausreichen, um High-End-Oberschwingungen zu handhaben und transiente Signale niedrig genug zu halten. Das in diesem Papier gegebene PCB-Stapeldesign-Beispiel nimmt einen Schichtabstand von 3 bis 6 mil an.

Elektromagnetische Abschirmung von Leiterplatten

Aus Sicht des Signalroutings sollte eine gute Schichtstrategie darin bestehen, das gesamte Signalrouting auf einer oder mehreren Schichten zu platzieren, die sich neben der Strom- oder Masseschicht befinden. Für die Stromversorgung sollte eine gute Schichtstrategie darin bestehen, dass die Leistungsschicht an die Bodenschicht angrenzt und der Abstand zwischen der Leistungsschicht und der Bodenschicht so klein wie möglich ist. Das nennen wir die "Layering"-Strategie.

Leiterplattenstapel

Welche Stapelstrategien können helfen, EMI abzuschirmen und zu unterdrücken? Die folgenden geschichteten Stapelschemata gehen davon aus, dass der Stromstrom auf einer einzigen Schicht fließt und dass die einzelne Spannung oder Mehrfachspannung auf verschiedene Teile derselben Schicht verteilt ist. Der Fall mehrerer Leistungsschichten wird später diskutiert.

4-Lagen Leiterplatte

Es gibt mehrere potenzielle Probleme mit dem 4-Lagen-Design. Erstens ist der Abstand zwischen der Leistungsschicht und der Erdungsschicht zu groß, selbst wenn die Signalschicht außen ist und die Energie- und Erdungsschicht innen sind.

Wenn die Kostenanforderungen zuerst gestellt werden, sollten Sie die folgenden zwei Alternativen zu herkömmlichen 4-Lagen-Platten in Betracht ziehen. Beide können die EMI-Unterdrückungsleistung verbessern, aber nur, wenn die Dichte der Elemente auf der Platine niedrig genug ist und genügend Fläche um die Elemente herum vorhanden ist, um die erforderliche kupferplattierte Stromversorgung zu platzieren.

Das erste ist das bevorzugte Schema, bei dem die äußere Schicht der Leiterplatte eine Schicht und die mittlere Schicht eine Signal-/Leistungsschicht ist. Die Stromversorgung auf der Signalschicht wird durch eine breite Linie verdrahtet, wodurch die Wegimpedanz des Leistungsstroms niedrig und die Impedanz des Signalmikrostreifenpfads niedrig ist. Aus Sicht der EMI-Steuerung ist dies die beste vierschichtige Leiterplattenstruktur auf dem Markt. Das zweite Schema verwendet sowohl die äußere als auch die mittlere Schicht, um das Signal zu laufen. Verglichen mit der traditionellen 4-Schicht-Platte ist die Verbesserung kleiner, und die Zwischenschicht-Impedanz ist so schlecht wie die traditionelle 4-Schicht-Platte.

Wenn die Leitungsimpedanz gesteuert werden soll, platzieren die obigen Stapelschemata die Leitung sorgfältig unter der Stromversorgung und den geerdeten Kupferinseln. Darüber hinaus sollten die Kupferinseln auf der Stromversorgung oder Schicht so eng wie möglich miteinander verbunden sein, um Gleich- und Niederfrequenzanbindungen zu gewährleisten.

6Lagen Leiterplatte

Wenn die Komponentendichte auf dem 4-Lagen-Panel hoch ist, ist es besser, das 6-Lagen-Panel zu verwenden. Einige der Stapelschemata im 6-Lagen-Panel-Design schirmen das elektromagnetische Feld jedoch nicht gut genug ab und haben wenig Einfluss auf die Reduktion des transienten Signals des Leistungsbusses. Im Folgenden werden zwei Beispiele erläutert.

Im ersten Beispiel werden Stromversorgung und Erdung auf Schichten 2 bzw. 5 platziert, was aufgrund der hohen kupferbeschichteten Impedanz des Netzteils sehr nachteilig für die Regelung der Gleichtakt-EMI-Strahlung ist. Aus Sicht der Signalimpedanzsteuerung ist diese Methode jedoch sehr korrekt.

Im zweiten Beispiel werden Stromversorgung und Masse auf Schichten 3 bzw. 4 platziert. Dieses Design löst das Problem der kupferplattierten Impedanz der Stromversorgung. Aufgrund der schlechten elektromagnetischen Abschirmleistung der Schichten 1 und 6 wird die Differenzmodus-EMI erhöht. Wenn die Anzahl der Signalleitungen auf den beiden äußeren Schichten minimal ist, ist die Leitungslänge sehr kurz (weniger als 1/20 der maximalen harmonischen Wellenlänge des Signals). Dieses Design löst das Problem des Differenzmodus EMI. Kupferpflaster auf den äußeren, nicht-komponentigen und nicht verdrahteten Bereichen und Erdung auf dem kupferbeschichteten Bereich (jedes zwanzigste Wellenlängenintervall) unterdrückt die Differenzmodus-EMI besonders gut. Wie bereits erwähnt, sollte der Kupferpflasterbereich mit den internen Erdungsschichtmultipunkten verbunden sein.

Universelles Hochleistungs-6-Schicht-Design legt normalerweise Schichten 1 und 6 in Schichten und Schichten 3 und 4 werden angetrieben und geerdet. Die EMI-Unterdrückung ist ausgezeichnet, da zwischen der Leistungsschicht und den angrenzenden Schichten zwei Schichten zentrierter Dual-Microstrip-Signalleitungen liegen. Der Nachteil dieses Designs ist, dass es nur zwei Schichten in der Linienschicht gibt. Wie bereits beschrieben, wenn die äußere Schicht kurz ist und Kupfer im drahtlosen Bereich gepflastert ist, wird die traditionelle 6 verwendet. Schichten können auch die gleiche Stapelung erreichen.

Ein weiteres 6-lagiges Layout ist Signal, Masse, Signal, Energie, Masse, Signal, das die Umgebung ermöglicht, die für fortschrittliches Signalintegritätsdesign erforderlich ist. Die Signalschicht grenzt an die Masseschicht an, und die Leistungsschicht und die Schnittstellenschicht sind gekoppelt. Offensichtlich ist der Nachteil, dass die Stapelung der Schichten unausgewogen ist.

Dies verursacht in der Regel Probleme in der Verarbeitung und Fertigung. Die Lösung besteht darin, alle leeren Bereiche in der dritten Schicht mit Kupfer zu füllen, das lose als strukturell ausgeglichene Leiterplatte betrachtet werden kann, wenn die Kupferdichte der dritten Schicht nahe der Leistungs- oder Masseschicht liegt. Der Kupferfüllbereich muss entweder an die Stromversorgung oder an die Erde angeschlossen werden. Der Abstand zwischen den Verbindungslöchern beträgt immer noch 1/20 der Wellenlänge und ist nicht immer irgendwo angeschlossen. Verbinden, aber idealerweise verbinden.

10LagenLeiterplatte

Da die Isolationsisolationsschicht zwischen den Multilayern sehr dünn ist, ist die Impedanz zwischen den 10- oder 12-Schichten der Leiterplatte und den Schichten sehr niedrig, und solange die Schichten und Stapel nicht fehlerhaft sind, wird eine ausgezeichnete Signalintegrität vollständig erwartet. Es ist schwieriger, 12-Schichten mit einer Dicke von 62mil zu verarbeiten und weniger Hersteller können 12-Schichten verarbeiten.

Da zwischen der Signalschicht und der Schleifenschicht immer eine isolierende Schicht liegt, ist es nicht optimal, sechs Schichten in der Mitte des 10-Lagen-Designs zuzuweisen, um die Signalleitung zu laufen. Darüber hinaus ist es wichtig, die Signalschicht neben der Schleifenschicht zu haben, das heißt, das Layout der Platine ist Signal, Masse, Signal, Signal, Masse, Signal.

Dieses Design bietet einen guten Weg für den Signalstrom und seinen Schleifenstrom. Die geeignete Verdrahtungsstrategie ist, dass die erste Schicht der X-Richtung folgt, die dritte Schicht folgt der Y-Richtung, die vierte Schicht folgt der X-Richtung usw. Optisch sind Schichten 1 und 3 ein Paar von Schichten, Schichten 4 und 7 sind ein Paar von Schichten, Schichten 8 und 10 sind das letzte Paar von Schichten. Wenn Sie die Richtung der Leitung ändern müssen, sollte die Signalleitung auf der ersten Schicht die Richtung nach der dritten Schicht mittels "Durchgang durch das Loch" ändern. Das ist zwar nicht immer möglich, sollte aber möglichst als Gestaltungskonzept eingehalten werden.

Ebenso sollte das Signal, wenn sich die Richtung des Signals ändert, durch Löcher von Schicht 8 und Schicht 10 oder Schicht 4 auf Schicht 7 geleitet werden. Diese Verkabelung stellt sicher, dass die Kopplung zwischen dem Vorwärtsweg des Signals und der Schleife am dichtesten ist. Zum Beispiel, wenn das Signal auf Schicht 1 und die Schleife auf Schicht 2 und nur auf Schicht 2 ist, dann ist das Signal auf Schicht 1 sogar mittels "Löcher" "Drehen Sie sich um Schicht 3, ist die Schaltung immer noch auf Schicht 2, die die Eigenschaften der niedrigen Induktivität, der großen Kapazität und der guten elektromagnetischen Abschirmleistung beibehält.

Was ist, wenn das nicht der Fall ist? Zum Beispiel geht die Signalleitung auf der ersten Schicht durch das Loch zur zehnten Schicht, dann muss das Schleifensignal nach der Erdungsebene von der neunten Schicht suchen, und der Schleifenstrom muss die nächste Masse durch das Loch finden (wie der Massepfen für Komponenten wie Widerstand oder Kapazität). Wenn ein solches Loch zufällig in der Nähe existiert, ist es wirklich Glück. Wenn kein solches Nahloch verfügbar ist, erhöht sich die Induktivität, die Kapazität nimmt ab und das EMI steigt.

Wenn die Signalleitung das gegenwärtige Lagenpaar über die Löcher anderen Schichten überlassen muss, sollten die Erdungslöcher in der Nähe der Löcher platziert werden, damit das Schleifensignal reibungslos an die entsprechende Verbindungsschicht zurückgegeben werden kann. Für Schichten 4 und 7 wird die Signalschleife von der Energie- oder Erdungsschicht (d. h. Schicht 5 oder Schicht 6) zurück sein, da die kapazitive Kopplung zwischen der Leistungsschicht und der Schnittstellenschicht gut ist, das Signal einfach zu übertragen ist.

Entwurf mehrerer Leistungsebenen

Wenn zwei Leistungsschichten derselben Spannungsquelle große Ströme ausgeben müssen, sollte die Leiterplatte in zwei Sätze von Leistungsschichten und Verbindungsschichten ausgelegt werden. In diesem Fall wird zwischen jedem Paar von Leistungsschichten und Verbindungsschichten eine isolierende Schicht gelegt. Daraus ergeben sich zwei Paare von Leistungskonfluenzen mit den gleichen Impedanzen, wie wir erwarten. Wenn das Stapeln von Leistungsschichten ungleiche Impedanzen verursacht, ist das Rangieren ungleichmäßig. Die transiente Spannung ist viel größer und die EMI nimmt dramatisch zu.

Wenn mehrere Versorgungsspannungen mit unterschiedlichen Werten auf der Leiterplatte vorhanden sind, sind dementsprechend mehrere Leistungsschichten erforderlich, beachten Sie, dass jedes Paar Leistungsschichten und Verbindungsschichten für verschiedene Stromquellen erstellt wird. Beachten Sie in beiden Fällen bei der Bestimmung der Position der gekoppelten Leistungsschichten und Verbindungsschichten auf der Leiterplatte die Anforderungen des Herstellers an eine ausgewogene Struktur.

Zusammenfassung

Da die meisten Ingenieure Leiterplatten entwerfen, die 62mil dick und ohne Sacklöcher oder vergrabene Löcher sind, die Diskussion über die Schichtung und Stapelung von PCB ist darauf beschränkt. Die in diesem Papier empfohlenen Schichtungsschemata sind möglicherweise nicht ideal für Leiterplatten mit großen Dickenunterschieden. Darüber hinaus, Die in diesem Papier vorgestellten Schichtverfahren sind aufgrund der unterschiedlichen Verarbeitungsprozesse von Leiterplatten mit Sacklöchern oder vergrabenen Löchern nicht anwendbar.