PCBA科技 - 多層PCB設計的電磁干擾解決方案

有許多方法可以解决電磁干擾問題。 現代EMI抑制方法包括：使用EMI抑制塗層、選擇合適的EMI抑制備件、EMI模擬設計等。本文從基本的印刷電路板布板出發，討論了印刷電路板堆疊在EMI輻射控制中的作用和設計科技。

印刷電路板電源匯流排

在集成電路引脚附近合理放置電容可以使集成電路輸出電壓跳變更快。 然而，這並不是問題的結束。 由於電容器的頻率回應有限，電容器不可能產生在全頻段清潔驅動IC輸出所需的諧波功率。 此外，在功率匯流處形成的瞬態電壓在去耦路徑中的電感器兩端產生壓降，這是主要的共模EMI干擾源。 我們應該如何解决這些問題？

有許多方法可以解决電磁干擾問題。 現代EMI抑制方法包括：使用EMI抑制塗層、選擇合適的EMI抑制備件、EMI模擬設計等。本文從基本的印刷電路板布板出發，討論了印刷電路板堆疊在EMI輻射控制中的作用和設計科技。

電源匯流排

在集成電路引脚附近合理放置電容可以使集成電路輸出電壓跳變更快。 然而，這並不是問題的結束。 由於電容器的頻率回應有限，電容器不可能產生在全頻段清潔驅動IC輸出所需的諧波功率。 此外，在功率匯流處形成的瞬態電壓在去耦路徑中的電感器兩端產生壓降，這是主要的共模EMI干擾源。 我們應該如何解决這些問題？

對於我們印刷電路板上的集成電路，集成電路周圍的功率層可以被視為一個良好的高頻電容器，它可以收集從離散電容器洩漏的部分能量，這些電容器提供高頻能量，以實現清潔輸出。 此外，良好功率層的電感較小，囙此由電感合成的瞬態訊號較小，從而降低共模電磁干擾。

當然，印刷電路板電源層和IC電源引脚之間的連接必須盡可能短，因為數位信號上升得越來越快，最好直接到IC電源引脚所在的焊盤，這將單獨討論。

為了控制共模電磁干擾，功率層必須是一對設計良好的功率層，以幫助解耦，並具有足够低的電感。 有人可能會問，這有多好？ 問題的答案取決於電源層、層間資料和工作頻率（即，IC上升時間的函數）。 通常，功率層之間的間隙為6mil，3明治為FR4資料。 功率層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間在100到300 ps之間的器件並不多，但根據現時集成電路的發展速度，上升時間在100到300 ps之間的器件將占很大比例。 對於上升時間為100至300 PS的電路，3mil層間距不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的層科技，並用高介電常數的資料取代FR4介電材料。 現在，陶瓷和陶瓷塑膠可以滿足100到300 PS上升時間電路的設計要求。

儘管未來可能會引入新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4電介質資料，共模EMI可能非常低，這些資料通常足以處理高端諧波並將瞬態訊號保持在足够低的水平。 本文給出的印刷電路板堆疊設計示例假設層間距為3到6密耳。

印刷電路板電磁遮罩

從訊號路由的角度來看，一個好的分層策略應該是將所有訊號路由放置在一個或多個層上，這些層靠近電源層或接地層。 對於電源，一個好的分層策略應該是電源層與地面層相鄰，並且電源層與地面層之間的距離盡可能小。 這就是我們所說的“分層”策略。

印刷電路板堆疊

什麼堆疊策略可以幫助遮罩和抑制電磁干擾？ 以下分層疊加方案假設功率電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多功率層的情况將在後面討論。

4層印刷電路板板

4層設計存在幾個潜在問題。 首先，即使訊號層在外部，而電源層和接地層在內部，電源層和接地層之間的間隙也過大。

如果成本要求是第一位的，考慮以下兩種替代傳統4層板的方法。 兩者都可以提高EMI抑制效能，但只有當電路板上的元件密度足够低，並且元件周圍有足够的面積來放置所需的包銅電源時。

第一種是首選方案，其中印刷電路板的外層是一個層，中間層是一個訊號/功率層。 訊號層上的電源通過寬線連接，這使得功率電流的路徑阻抗低，訊號微帶路徑的阻抗低。 從EMI控制的角度來看，這是可用的最佳四層印刷電路板結構。 第二種方案使用外層和中間層來遍歷訊號。 與傳統的4層板相比，改進較小，層間阻抗與傳統的4層板一樣差。

如果要控制線路阻抗，上述堆疊方案會小心地將線路放置在電源和接地銅島下方。 此外，電源或地層上的銅島應盡可能緊密互連，以確保直流和低頻連接。

6層印刷電路板板

如果4層面板上的組件密度較高，則最好使用6層面板。 然而，6層面板設計中的一些堆疊方案沒有很好地遮罩電磁場，對减少電源匯流排的瞬態訊號幾乎沒有影響。 下麵討論兩個示例。

第一個示例將電源和接地分別放置在第2層和第5層上，由於電源的高覆銅阻抗，這對共模EMI輻射的控制非常不利。 然而，從訊號阻抗控制的角度來看，這種方法是非常正確的。

在第二個示例中，電源和接地分別放置在第3層和第4層。 該設計解决了電源的包銅阻抗問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI新增。 如果兩個外層上的訊號線數量最小，則線長度很短（小於訊號最大諧波波長的1/20）。 該設計解决了差模電磁干擾問題。 在外部非元件和非接線區域鋪銅，並在覆銅區域接地（每二十個波長間隔一次），可以很好地抑制差模EMI。 如前所述，銅鋪設區域應與內部接地層多點相關聯。

通用高性能6層設計通常將第1層和第6層鋪設到地層中，第3層和第4層通電並接地。 EMI抑制效果很好，因為在功率層和相鄰層之間有兩層中心雙微帶訊號線。 這種設計的缺點是線路層中只有兩層。 如前所述，如果外層較短，並且在無線區域鋪設銅，則使用傳統的6。 層也可以實現相同的堆疊。

另一個6層佈局是訊號、接地、訊號、電源、接地、訊號，這可以實現高級信號完整性設計所需的環境。 訊號層與地面層相鄰，功率層與介面層成對。 顯然，缺點是層的堆疊不平衡。

這通常會導致加工和製造中出現問題。 解決方案是用銅填充第3層中的所有空白區域，如果第3層的銅密度接近電源層或接地層，則可以將其鬆散地視為結構平衡的電路板。 銅填充區域必須連接到電源或接地。 連接孔之間的距離仍然是波長的1/20，並且並不總是在任何地方連接。 連接，但最好是連接。

10層印刷電路板板

由於多層之間的絕緣隔離層非常薄，電路板的10層或12層與各層之間的阻抗非常低，只要各層和堆棧沒有故障，就完全可以期望良好的信號完整性。 以62mil的厚度加工12層更加困難，能够加工12層的製造商更少。

因為在訊號層和環路層之間總是有一個絕緣層，所以在10層設計的中間分配6層來走訊號線不是最優的。 此外，重要的是使訊號層與環路層相鄰，即電路板的佈局為訊號、接地、訊號、訊號、接地、訊號。

該設計為訊號電流及其回路電流提供了良好的通路。 適當的佈線策略是第一層遵循X方向，第3層遵循Y方向，第四層遵循X方向，以此類推。 從視覺上看，第1層和第3層是一對層，第4層和第7層是一對層，第8層和第10層是最後一對層。 當需要改變線路方向時，第一層上的訊號線應在第3層之後通過“穿過孔”改變方向。 事實上，這可能並不總是可能的，但應盡可能地將其作為一個設計概念加以遵守。

類似地，當訊號方向改變時，應通過孔將訊號從第8層和第10層或第4層路由到第7層。 該佈線確保訊號正向路徑和環路之間的耦合最緊密。 例如，如果訊號位於第1層，環路位於第2層且僅位於第2層，則第1層上的訊號即使通過“孔”轉到第3層，電路仍位於第2層，這保持了低電感、大電容和良好電磁遮罩效能的特點。

如果不是這樣呢？ 例如，第一層上的訊號線穿過孔到達第十層，然後回路訊號必須從第九層尋找接地層，回路電流需要通過孔找到最近的接地（例如電阻或電容等元件的接地引脚）。如果附近恰好存在這樣的孔，那真的很幸運。 如果沒有這樣的近孔，電感會新增，電容會减少，電磁干擾會新增。

當訊號線必須通過孔將當前層對留在其他層時，接地孔應靠近孔放置，以便回路訊號可以順利返回到適當的連接層。 對於第4層和第7層，訊號回路將從電源層或接地層（即第5層或第6層）返回，因為電源層和介面層之間的電容耦合良好，訊號易於傳輸。

多功率層設計

如果同一電壓源的兩個功率層需要輸出大電流，則電路板應佈置在兩組功率層和連接層中。 在這種情況下，在每對功率層和連接層之間放置絕緣層。 正如我們所預期的那樣，這會導致兩對阻抗相等的功率匯流。 如果功率層的堆疊導致阻抗不相等，分流將不均勻。 瞬態電壓大得多，電磁干擾急劇增加。

如果電路板上有多個具有不同值的電源電壓，則相應地需要多個電源層，請記住，每對電源層和連接層都是為不同的電源創建的。 在這兩種情况下，在確定成對電源層和連接層在電路板上的位置時，請記住製造商對平衡結構的要求。

總結

因為大多數工程師設計的印刷電路板厚度為62mil，沒有盲孔或埋孔, 關於分層和堆疊的討論 印刷電路板 僅限於此. 本文推薦的分層方案可能不適合厚度差異較大的電路板. 此外, 由於盲孔或埋孔印刷電路板的加工工藝不同，本文提出的分層方法不適用.