非常實用的高頻PCB電路設計

2021-09-19

Author：Aure

1、如何選擇PCB板？

PCB板的選擇必須在滿足設計要求、可擴展性和成本之間進行平衡。設計要求包括電力和機械部件。在設計高速PCB板（頻率大於GHz）時，這種資料問題通常很重要。

例如，現時常用的FR-4資料在幾個GHz頻率下的介電損耗會對訊號衰减產生顯著影響，可能不適用。出於電力目的，必須注意介電常數和介電損耗在設計頻率下是否合適。

2、如何避免高頻干擾？

避免高頻干擾的基本思想是儘量減少高頻訊號電磁場的干擾，也稱為串擾。您可以新增高速訊號和類比信號之間的距離，或在類比信號旁邊添加接地保護/分路記錄道。還要注意數位干擾對類比接地雜訊的影響。

3、如何解决高速設計中的信號完整性問題？

信號完整性本質上是一個阻抗匹配問題。影響阻抗匹配的因素包括信號源和輸出阻抗的結構、線路的特性阻抗、負載側的特性、線路的拓撲結構等。解決方案是終止和調整路由的拓撲。

4、如何實施差別分配？

在差分對接線中有兩點需要注意：一點是兩條線應盡可能長，另一點是由差分阻抗確定的兩條線之間的距離應保持不變，即平行。平行有兩種方式，一種是並排走兩條線，另一種是在下兩層走兩條線（上下）。一般來說，前者並排（並排，並排）實現的管道更多。

5、如何實現單輸出時鐘訊號線的差分分配？

使用差分分佈是有意義的，因為源和接收器都是差分訊號。囙此，差分分佈不能用於只有一個輸出的時鐘訊號。

6、能否在接收端的差分對之間添加匹配電阻？

接收端差分線對之間的匹配電阻通常是相加的，應等於差分阻抗的值。這將改善訊號質量。

7、為什麼不同線對的接線緊密且平行？

差分線對的接線應適當閉合和平行。適當的接近度是由於該距離對差動阻抗值的影響，這是設計差動對的一個重要參數。還需要並聯以保持差動阻抗的一致性。如果兩條線路距離較近或較遠，差動阻抗將不一致，這將影響信號完整性和延時。

8、如何處理實際佈線中的一些理論衝突

基本上，隔離模塊/數位分區是正確的。需要注意的是，訊號路徑不應盡可能穿過護城河，電源和訊號的回流路徑不應太大。

晶體振盪是一種類比正回饋振盪電路。為了獲得穩定的振盪訊號，必須滿足環路增益和相位的要求。類比信號的振盪規格易受干擾，即使有接地保護跡線，干擾也可能無法完全隔離。此外，接地雜訊對正回饋振盪器電路的影響太遠。囙此，保持晶體振盪靠近晶片是非常重要的。

事實上，高速佈線和EMI要求之間存在許多衝突。然而，基本原理是，由於EMI添加了電阻電容或鐵氧體磁珠，訊號的某些電力特性不能與規範不符。囙此，最好先使用佈線和PCB覆蓋科技來解决或减少EMI問題，例如高速訊號進入內部。最後，使用電阻電容或鐵氧體束來减少對訊號的損壞。

9、如何解决高速訊號手動接線與自動接線的衝突？

大多數具有更强佈線軟件的自動佈線設備現在都有限制來控制纏繞方法和通過的孔數。 EDA公司有時具有非常不同的繞線機功能和約束設定。例如，是否有足够的約束來控制蛇行的管道蛇行、微分線對之間的間距等。

這將影響自動佈線的管道是否符合設計師的想法。此外，手動調整接線的難度也與捲揚機的能力絕對相關。例如，線路的推送能力、孔的推送能力，甚至線路對銅塗層的推送能力等。囙此，選擇具有强大繞線機的佈線路由器是解決方案。

10、關於試件。

試樣是一個TDR（時域反射計），用於量測生產的PCB板的特性阻抗是否符合設計要求。通常，要控制的阻抗是單線和差分對。囙此，試樣上的線寬和間距（帶差分配對）應與要控制的線相同。

量測時，最重要的是接地點的位置。為了减小接地導線的電感，TDR探頭接地非常靠近探頭尖端，囙此試樣上量測訊號的點的距離和管道應與所用探頭相匹配。

11、在高速PCB的設計中，訊號層的空白區域可以鍍銅，多個訊號層的鍍銅層應該如何分佈在接地和電源上？

一般來說，空白區域的絕大多數銅礦床都是接地的。在高速訊號線旁塗銅時，只需注意銅塗層與訊號線之間的距離，因為銅塗層會稍微降低線路的特性阻抗。還要注意不要影響其層的特性阻抗，例如在構造雙帶狀線時。

12、功率平面上方的訊號線能否用於使用微帶線模型計算特性阻抗？能否使用帶狀線模型計算電源和地面之間的訊號？

是的，在計算特性阻抗時，必須將電源面和接地層都視為基準面。例如，四層板：頂部功率層底部，在這種情況下，頂線的特性阻抗模型是以功率平面為基準面的微帶線模型。

13、軟件在高密度印製板上自動生成的測試點一般能滿足批量生產的測試要求嗎？

通用軟件自動生成的測試點是否滿足測試要求，必須取決於添加測試點的規範是否滿足測試工具的要求。此外，如果路線過於密集，並且添加測試點的規範非常嚴格，則可能無法自動將測試點添加到線路的每個段，當然，您需要手動完成要測試的位置。

14、新增測試點是否會影響高速訊號的質量？

訊號質量是否會受到影響取決於添加測試點的速度和訊號的速度。基本上，可以線上添加額外的測試點（而不是使用通孔或DIP引脚作為測試點），或將一小段線路拉出線路。前者相當於線上添加一個小電容器，後者是一個分支。

這兩種情况都會對高速訊號受影響的程度或程度產生一定影響，具體取決於訊號的頻率速度和邊緣速率。可以通過類比確定碰撞的大小。原則上，測試點越小越好（當然，為了滿足測試工具的要求），分支越短越好。

15、多塊PCB構成系統。板之間的地線應如何連接？

當PCB板之間的訊號或電源相互連接時，例如A板有電源或訊號發送到B板，必須有等量的電流從地面流向A板（這是基爾霍夫電流定律）。地層中的電流回流到阻抗最低的地方。

囙此，分配給每個介面處地層的管脚數量，無論是連接電源還是連接訊號，都不應太小，以减少阻抗，這可以减少地層中的雜訊。此外，您可以分析整個電流回路，尤其是電流的較大部分，調整地層或地線的連接以控制電流的移動（例如，在某處創建低阻抗，以便大部分電流從該位置移動），並减少對其他更敏感訊號的影響。

16、能否介紹一些國外關於高速PCB設計的科技書籍和資料？

高速數位電路現在應用於通信網絡和電腦等領域。就通信網絡而言，PCB板的工作頻率在GHz以上或以下，據我所知，多達40層。與小算盘相關的應用還得益於晶片的進步，如PC或服務器，其中主機板上的最大工作頻率已超過400 MHz（如Rambus）。

為了應對這種高速和高密度佈線需求，盲孔/埋入式過孔、微型過孔和組裝工藝要求正在逐漸新增。這些設計要求由製造商大量製造。

17、兩個常用的特性阻抗公式：

微帶Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）]，其中W是線寬，T是線的銅皮厚度，H是線到基準面的距離，Er是PCB板資料的介電常數。

此公式必須為0.1<（W/H）<2.0和1<（Er）<15才能適用。

帶狀線Z=[60/sqrt（Er）]ln{4H/[0.67 pi（T+0.8W）]}，其中H是兩個參攷平面之間的距離，且該線位於兩個參攷平面的中間。當水/小時<0.35且水/小時<0.25時，必須使用此公式。

18、能否在差分訊號線之間添加地線？

通常，差分訊號中間沒有接地線。因為差分訊號最重要的應用原理是利用差分訊號之間的耦合優勢，例如磁通抵消和抗噪性。如果添加中間地線，耦合效應將被破壞。

剛性單板設計是否需要特殊的設計軟體和規範？我在中國哪裡可以承接這種印刷電路板的加工？

可使用通用PCB設計軟體設計柔性印刷電路。還以Gerber格式向FPC供應商製造。由於制造技術與一般的PCB不同，每個製造商將根據其製造能力，在最小線寬、最小線間距和最小通孔方面有自己的**。此外，可通過在彎曲處鋪設一些銅片來加强柔性電路板。對於製造商，在關鍵字查詢時應線上找到“FPC”。

20、正確選擇PCB與外殼接地點的原則是什麼？

選擇PCB和外殼接地點的原則是使用主機殼接地，以提供一條低阻抗的路徑來返回電流並控制此返回電流。例如，PCB層通常通過高頻設備或時鐘發生器附近的固定螺釘連接到主機殼接地，以最小化整個電流回路的面積，這也减少了電磁輻射。

21、調試應從哪些方面開始？

就數位電路而言，首先要確定3件事：

1、確認所有功率值均符合設計要求。一些具有多個電源的系統可能需要對某些電源的上升順序和速度進行說明。

2、驗證所有時鐘訊號頻率是否正常工作，以及訊號邊緣是否存在非單調問題。

3、確認復位訊號符合規範要求。如果這是正常的，晶片應發出第一個週期的訊號。接下來根據系統的工作原理和匯流排協定進行調試。

22、在電路板尺寸固定的情况下，如果設計中需要容納更多的功能，通常需要新增PCB的線密度。然而，這可能會導致線路之間的干擾新增，太細的線路將封锁阻抗降低。請諮詢高速（>100MHz）高密度PCB設計科技專家？

在設計高速高密度PCB時，串擾干擾確實需要特別注意，因為它對定時和信號完整性有重大影響。以下是需要注意的幾點：

控制線路特性阻抗的連續性和匹配。

行距的大小。通常會看到兩倍的線寬。模擬可用於找出行距對時間序列和信號完整性的影響，並找到最小容許間距。不同晶片訊號的結果可能不同。

選擇適當的終端模式。

避免與相鄰的上層和下層走同一方向，甚至避免線路上下完全重疊，因為這種串擾大於相鄰的上層和下層。

盲/埋通孔用於新增線路面積。然而，PCB板的生產成本將新增。在實際執行中很難實現完全並行和等長，但要盡可能做到這一點。

此外，可以保留差模和共模端子，以減輕對定時和信號完整性的影響。

類比電源處的濾波通常由LC電路完成。但為什麼LC有時不如RC有效？

LC和RC濾波器的比較必須考慮待濾波頻帶和電感值的選擇是否合適。因為電感的電抗大小與電感值和頻率有關。如果電源的雜訊頻率較低，電感值不够大，濾波效果可能不如RC。然而，使用RC濾波器的成本是電阻本身消耗能量，效率低，並且注意所選電阻能够承受的功率。

24、濾波選用電感。電容值的計算方法是什麼？

電感值的選擇不僅要考慮期望的雜訊頻率，還要考慮暫態電流的反應性。如果LC輸出有機會暫態輸出大電流，則電感值太大，無法封锁大電流流過電感的速度，並新增紋波雜訊。

電容值與可接受波紋雜訊規格值的大小有關。要求的紋波雜訊值越小，電容值越大。電容ESR/ESL也有影響。此外，如果將LC置於開關調節電源的輸出端，請注意LC產生的極/零對負反饋控制回路穩定性的影響。

25、如何在不造成太大成本壓力的情况下盡可能滿足EMC要求？

PCB板上的EMC成本通常是由新增層數以增强遮罩效果和抑制高頻諧波設備（如鐵氧體磁珠和扼流圈）引起的。此外，通常需要其他機構上的遮罩結構，以使整個系統能够滿足EMC要求。以下是PCB板設計的一些技巧，以减少電路產生的電磁輻射效應。

盡可能選擇訊號斜率（轉換速率）較慢的設備，以降低訊號的高頻分量。

注意高頻設備的放置，不要離外部連接器太近。

注意高速訊號、線路層及其回流路徑的阻抗匹配，以减少高頻反射和輻射。

在每個設備的電源引脚上放置足够的解耦電容，以減輕電源層和接地中的雜訊。應特別注意電容器的頻率回應和溫度特性是否符合設計要求。

外部接頭附近的接地可以與接地正確分開，接頭附近的接地可以連接到主機殼接地。

接地保護/分路跡線可與一些非常高速的訊號一起適當使用。然而，重要的是要注意保護/分流跡線對線路特性阻抗的影響。

動力層從地層縮回20H，H是動力層與地層之間的距離。

26、當PCB板中有多個數位/類比功能塊時，通常的做法是分離數位/類比模塊。原因是什麼？

數位/類比分離的原因是數位電路在高電位和低電位之間切換時在電源和接地中產生雜訊。雜訊級與訊號的速度和電流有關。如果不劃分地電位，並且數位區域電路產生的雜訊較大，而類比區域中的電路非常接近，則即使數位和類比信號不交叉，類比信號仍會受到地雜訊的干擾。也就是說，只有當類比電路的面積遠離產生大量雜訊的數位電路的面積時，才能使用數模不分割方法。

另一種方法是確保數位/類比信號單獨佈置，並且數位/類比信號線不會相互交叉，以便整個PCB地板不會被分割，並且數位/類比模塊連接到此平面。為什麼？

數位類比信號不能交叉的要求是，稍微快一點的數位信號的返回電流路徑將試圖流回接近線路底部的數位信號源。如果數模訊號交叉，則返回電流產生的雜訊將出現在類比電路區域。

28、在高速PCB設計方案設計中如何考慮阻抗匹配？

阻抗匹配是高速PCB電路設計中的關鍵因素之一。然而，阻抗值與傳播模式有絕對關係，如與表層（微帶）或內層（帶狀線/雙帶狀線）的距離、與參攷層（電源層或地層）的距離、傳播線的寬度、PCB資料等都會影響傳播線的特性阻抗值。也就是說，阻抗值只能在接線後確定。

由於線路模型或使用的數學算灋**，通用模擬軟件無法考慮某些不連續的阻抗分佈。此時，只能在原理圖上保留一些終端，如串聯電阻器，以減輕線路阻抗不連續性的影響。真正的解決方案是在佈線時避免阻抗不連續。

我在哪裡可以提供更準確的IBIS模型庫？

IBIS模型的準確性直接影響模擬結果。基本上，IBIS可以被視為實際晶片I/O緩衝等效電路的電力特性數據，通常可以從SPICE模型轉換而來（也可以量測，但**更多）。 SPICE的數據與晶片製造絕對相關，囙此不同晶片製造商的SPICE數據不同。轉換後的IBIS模型中的數據將發生變化。

也就是說，如果使用製造商A的設備，只有他們才有能力為其設備提供準確的模型數據，因為沒有人比他們更瞭解其設備的製造過程。如果供應商提供的IBIS不準確，唯一的解決方案是不斷要求供應商改進。

30、在高速PCB設計中，設計師應該從哪些方面考慮EMC和EMI的規則？

通常，在EMI/EMC設計中需要考慮輻射和傳導方面。前者屬於高頻部分（>30MHz），後者屬於低頻部分（<30MHz）。所以你不能只關注高頻而忽視低頻。

一個好的EMI/EMC設計必須從一個佈局開始，該佈局考慮到設備的位置、PCB堆棧的排列、重要線路的走向、設備的選擇等。如果事先沒有更好的安排，那麼之後的解決方案將做兩倍的工作，並新增成本。

例如，時鐘發生器的位置應盡可能靠近外部連接器，高速訊號應盡可能深入內部，並注意特性阻抗匹配和參攷層的連續性以减少反射，設備推動的訊號斜率應盡可能小，以减少高頻分量，為了降低功率層雜訊，應選擇去耦/旁路電容。

此外，請注意，高頻訊號電流的返回路徑使回路面積（即回路阻抗）最小化，以减少輻射。還可以通過劃分地層來控制高頻雜訊的範圍。最後，選擇PCB將連接到外殼的適當位置（主機殼接地）。

31、如何選擇EDA工具？

現時PCB設計軟體，熱分析不是一個強項，所以不建議選擇，其他功能1.3。 4您可以選擇PADS或Cadence，以獲得良好的性價比。 PLD設計初學者可以使用PLD晶片製造商提供的集成環境，當設計超過一百萬扇門時，可以使用單點工具。

請推薦適合高速信號處理和傳輸的EDA軟件。

在傳統的電路設計中，INNOVEDA的ADS非常好，有有用的模擬軟件，通常佔據70%的應用。對於高速電路設計、類比和數位混合電路，使用Cadence的解決方案應該是效能和價格更好的軟件。當然，Mentor的效能仍然很好，尤其是它的設計流程管理應該是最好的。（大唐電信科技專家王勝）

33、PCB板各層含義解釋

Topoverlay—頂部設備的名稱，也稱為頂部絲網或頂部組件圖例，如R1 C5，

IC10.Bottomoverlay——與多層板相同——如果設計四層板，放置一個自由焊盤或通孔並將其定義為多層板，其焊盤將自動顯示在四層上，如果僅將其定義為頂層，其焊盤將僅顯示在頂層上。

34和2G以上高頻PCB的設計、佈線和排版應注意什麼？

2G以上的高頻PCB屬於射頻電路設計，不在高速數位電路設計討論的範圍內。射頻電路的佈局和佈線應結合原理圖考慮，因為佈局和佈線可能會導致分佈效應。

此外，射頻電路設計中的一些無源器件是通過參數化定義、特殊形狀銅箔來實現的，囙此需要EDA工具來提供參數化器件和編輯特殊形狀銅箔。

Mentor的boardstation有一個專用的射頻設計模塊來滿足這些要求。此外，一般射頻設計需要專用的射頻電路分析工具，業界最著名的是安捷倫的eesoft，它與Mentor的工具具有良好的介面。

35和2G以上的高頻PCB設計應遵循哪些規則？

射頻微帶線設計需要3維場分析工具來選取傳輸線參數。應在此欄位選取工具中指定所有規則。

對於全數位PCB，板上有一個80MHz時鐘源。除了金屬絲網（接地）外，還應使用何種電路對其進行保護，以確保足够的驅動能力？

確保時鐘的驅動能力不應通過保護來實現，而應通過使用時鐘驅動晶片來實現。由於存在多個時鐘負載，人們普遍關注時鐘驅動能力。使用時鐘驅動晶片，將一個時鐘訊號轉換為多個，並使用點對點連接。

選擇驅動晶片時，除了確保與負載基本匹配外，還要沿訊號滿足要求（一般時鐘是沿有效訊號），在計算系統時序時，應計算驅動晶片中的時鐘延遲。

37、如果使用單獨的時鐘訊號板，通常使用何種介面來確保時鐘訊號的傳輸受影響較小？

時鐘訊號越短，傳輸線效應越小。使用單獨的時鐘訊號板將新增訊號佈線長度。此外，單板的接地電源也是一個問題。如果要遠距離傳輸，建議使用差分訊號。 LVDS訊號可以滿足驅動器容量要求，但您的時鐘不會太快，也沒有必要。

38、27M、SDRAM時鐘線（80M-90M），其僅在VHF波段具有二次和3次諧波，並且在從接收側以高頻通道傳輸後會產生嚴重干擾。除了縮短線路長度外，最好的方法是什麼？

如果3次諧波較大，則二次諧波較小，這可能是因為訊號占空比為50%，因為在這種情況下，訊號沒有偶次諧波。此時需要修改訊號占空比。此外，如果時鐘訊號是單向的，則通常使用源端串聯匹配。這可以抑制第二次反射，但不會影響時鐘速度。可以採用源端匹配值。使用以下公式。

39、什麼是路由拓撲？

拓撲或路由順序是多埠連接網絡的路由順序。

40、如何調整路由拓撲以提高信號完整性？

這種網絡訊號方向更為複雜，因為拓撲對單向、雙向、不同電平訊號的影響不同，很難說哪種拓撲對訊號質量有好處，而在預模擬中使用哪種拓撲對工程師的要求很高，這需要瞭解電路原理、信號類型甚至佈線困難。

如何通過排列堆棧來减少EMI問題？

首先，EMI需要系統地考慮，單靠PCB不能解决問題。對於EMI，疊加主要是為了提供訊號的最短返回路徑，减少耦合面積，抑制差模干擾。此外，地層與功率層緊密耦合，這比功率層擴展更有利於抑制共模干擾。

為什麼要鋪設銅？

一般來說，燙金有幾個原因。

1、EMC。將銅放置在大面積的接地或電源上，在某些特殊情况下，PGND起到保護作用。

2、PCB工藝要求。為了確保電鍍效果，或保持層壓壓力不變，在PCB板上塗覆銅，佈線較少。

3、信號完整性要求，為高頻數位信號提供完整的返回路徑，减少直流網絡的佈線。當然，也有散熱、銅鋪設等特殊裝置安裝要求。

在一個系統中，包括DSP和PLD。接線時應注意什麼？

查看訊號速率與佈線長度的比率。如果傳輸線上的訊號延遲與訊號隨時間的變化相當，請考慮信號完整性問題。此外，對於多個DSP，時鐘、數據訊號路由頂層也會影響訊號質量和時序，這需要注意。

44、除了Protel接線，還有其他好的工具嗎？

至於工具，除了PROTEL之外，還有很多佈線工具，如MENTOR的WG2000、EN2000系列和powerpcb、Cadence的allegro、zuken的cadstar、cr5000等。

45、“訊號返回路徑”是什麼？

訊號返回路徑或返回電流。當傳輸高速數位信號時，訊號的方向是從驅動器沿PCB傳輸線到負載，然後從負載沿地面或電源通過最短路徑返回到驅動器。接地或電源上的此返回訊號稱為訊號返回路徑。 Johnson博士在他的書中解釋說，高頻訊號傳輸實際上是為傳輸線和直流層之間夾持的介電電容充電的過程。 SI分析是該外殼的電磁特性以及它們之間的耦合。

如何對對接挿件進行SI分析？

IBIS3.2規範中挿件型號的說明。通常使用EBD型號。特殊板（如背板）需要SPICE型號。也可以使用多板類比軟體（HYPERLYNX或IS\U Multiboard）。構建多板系統時，挿件的分佈參數通常從挿件手册中輸入。當然，這種方法不够精確，但只能在可接受的範圍內。

47、終端連接的方法是什麼？

終端，也稱為匹配。根據匹配位置分為主動端匹配和終端匹配。其中，源端匹配通常為電阻串聯匹配，終端匹配通常為並聯匹配。匹配的方法有很多，包括電阻上拉、電阻下拉、大衛南匹配、交流匹配、肖特基二極體匹配。

48、哪些因素决定了端部連接（匹配）的模式？

匹配方法通常由緩衝器特性、頂層情况、電平類型和判斷方法决定，也由訊號占空比、系統功耗等决定。

使用端點連接（匹配）的規則是什麼？

數位電路最關鍵的問題是時序問題。匹配的目的是提高訊號質量，得到在判斷時可以確定的訊號。對於電平有效訊號，在保證建立和維護時間的前提下，訊號品質穩定；對於延時有效訊號，在保證訊號延時單調性的前提下，訊號變化延時滿足要求。有關匹配的一些資訊。

此外，《高速數字設計》中還有一章專業針對終端的黑魔法手册，從電磁波原理描述匹配對信號完整性的影響，以供參考。

設備的IBIS模型能否用於類比設備的邏輯功能？如果沒有，如何進行電路的板級和系統級類比？

IBIS模型是行為模型，不能用於功能類比。功能模擬需要SPICE模型或其他結構級模型。

在數位和類比系統中，有兩種處理方法，一種是數位和類比分離。例如，在地層中，數位是一個單獨的塊，類似地，是一個單獨的塊，由銅片或FB磁珠連接，電源不分離。二是類比電源和數位電源通過FB分開連接，統一接地。請問李先生這兩種方法是否同樣有效？

應該說，它們在原則上是相同的。因為電源和地對地高頻訊號是等效的。

區分類比和數位部分的目的是為了防止干擾，主要是數位電路對類比電路的干擾。然而，分割可能會導致訊號返回路徑不完整，影響數位信號的訊號質量，影響系統的EMC質量。

囙此，無論哪個平面被分割，都取決於訊號返回路徑是否被放大以及返回訊號對正常工作訊號的干擾程度。現在也有一些混合設計，不考慮電源和地面，在佈局中，佈局由數位部分和類比部分分開，以避免跨區域訊號。

52、安全問題：FCC和EMC的具體含義是什麼？

FCC：聯邦通信委員會美國通信委員會

EMC：電磁相容性電磁相容性

FCC是一個標準組織，EMC是一個標準組織。頒佈標準、標準和測試方法是有原因的。

什麼是差別分配？

差分訊號，其中一些也稱為差分訊號，使用兩個相同、極性相反的訊號傳輸一個數據，並依賴兩個信號電平差進行判斷。為了確保兩個訊號相同，佈線應保持平行，線寬和線間距不變。

什麼是PCB模擬軟件？

模擬有很多種。用於高速數位電路信號完整性分析和模擬分析（SI）的常用軟體有icx、signalvision、hyperlynx、XTK、speectraquest等。一些軟件還使用Hspice。

PCB類比軟體如何類比佈局？

在高速數位電路中，為了提高訊號質量和降低佈線難度，通常使用多層板，並分配特殊的電源層和層。

56、如何在佈局和佈線中進行處理，以確保50M以上訊號的穩定性

高速數位信號佈線的關鍵是减少傳輸線對訊號質量的影響。囙此，100M以上高速訊號的佈局要求訊號路徑盡可能短。在數位電路中，高速訊號由訊號上升延遲時間定義。此外，不同類型的訊號（如TTL、GTL、LVTTL）可以確保不同的訊號質量方法。

57、監測室外機的射頻部分、中頻部分甚至低頻電路部分通常部署在同一PCB上。這種PCB的資料要求是什麼？如何防止射頻、中頻甚至低頻電路之間的干擾？

混合電路設計是一個大問題。很難找到完美的解決方案。

通常，射頻電路在系統中作為一塊單板進行佈局和佈線，即使有特殊的遮罩室。此外，射頻電路一般為單板或雙板，電路相對簡單。所有這些都是為了减少對射頻電路分佈參數的影響，提高射頻系統的一致性。

與普通FR4資料相比，射頻電路板傾向於使用高Q值基板，其具有更小的介電常數、更小的傳輸線分佈電容、更高的阻抗和更小的訊號傳輸延遲。在混合電路設計中，雖然射頻和數位電路製作在同一塊PCB上，但它們通常分為射頻電路區和數位電路區，佈線是分開佈置的。它們之間使用接地通孔帶和遮罩盒。

58、對於射頻部分，中頻部分和低頻電路部分部署在同一PCB上。 mentor的解決方案是什麼？

除了基本的電路設計功能外，Mentor的板級系統設計軟件還具有專用的射頻設計模塊。在射頻原理圖設計模塊中，提供了參數化的器件模型，並提供了與射頻電路分析模擬工具（如EESOFT）的雙向介面。在射頻佈局模塊中，它提供了專業用於射頻電路佈局和佈線的模式編輯功能，以及與射頻電路分析和模擬工具（如EESOFT）的雙向介面。對於分析和模擬結果，可以檢索原理圖和PCB。

同時，利用Mentor軟件的設計管理功能，可以方便地實現設計重用、設計派生和協同設計。它大大加快了混合電路設計的行程。手機板是典型的混合電路設計，許多大型手機設計師和製造商使用Mentor和Angelen的eesoftware作為他們的設計平臺。

59、Mentor的產品結構是什麼？

Mentor Graphics的PCB工具是WG（原始veribest）和Enterprise（boardstation）系列。

Mentor的PCB設計軟體如何支持BGA、PGA、COB等的封裝？

Mentor的autoactive RE是從收購veribest開發出來的，是業界第一款無網格、有角佈線設備。

眾所周知，對於球形光栅陣列、COB器件、無網格、任意角度佈線是解决通過率的關鍵。在最新的autoactive RE中，新增了推通孔、銅箔、重佈線等功能，使其應用更加方便。此外，他還支持高速佈線，包括有延時要求的訊號佈線和差分對佈線。

Mentor的PCB設計軟體如何處理差分線路隊列？

定義差分對内容後，兩個差分對可以一起運行，嚴格保證差分對的寬度、間距和長度差，遇到障礙時自動分離，換層時選擇通過孔的管道。

62、在12層PCB板上，有3個電源層，分別為2.2v、3.3v、5v，每一層中有3個電源層。接地線怎麼辦？

一般來說，3個電源分3層製作，這有利於訊號質量。因為訊號不太可能在整個平面上分離。橫截面是影響訊號質量的一個關鍵因素，通常被模擬軟件所忽略。對於功率層和層，它們等效於高頻訊號。

在實踐中，除了考慮訊號質量外，還應考慮功率面耦合（利用相鄰接地表面降低功率面交流阻抗）和對稱級聯。

63、如何在工廠檢查PCB是否符合設計工藝要求？

許多PCB製造商必須在PCB處理完成之前進行通電網絡測試，以確保所有連接正確。同時，越來越多的製造商也使用X射線檢測來檢查蝕刻或層壓過程中的一些故障。對於貼片處理後的成品板材，通常使用ICT測試檢查，這需要在PCB設計期間添加ICT測試點。如果出現問題，還可以使用特殊的X射線檢查設備來排除處理原因。

64.“機构保護”是對底盤的保護？

對底盤應盡可能緊密，有無導電資料，並盡可能接地。

65、您在選擇晶片時是否也需要考慮晶片本身的ESD？

無論是雙層還是多層，都應儘量擴大地面面積。在選擇晶片時，應考慮晶片本身的ESD特性。這些通常在晶片描述中提及，同一晶片的效能因製造商而异。多注意設計，多方面考慮，確保印刷電路板的效能。然而，ESD仍可能出現問題，囙此機构保護對於ESD保護也很重要。

66、在製作PCB板時，地線是否應形成閉合形式以减少干擾？

在製作PCB板時，一般來說，為了减少干擾，應該减少電路的面積。佈置接地線時，不應採用閉合形式，而應採用樹枝狀形式。此外，應盡可能新增地面面積。

67、如果模擬器使用一個電源，PCB板使用一個電源，兩個電源是否應連接在一起？

最好使用單獨的電源，因為電源之間的干擾並不容易，但大多數設備都有特定的要求。由於emulator和PCB板使用兩個電源，我認為它們不應該是共同的。

電路由幾個PCB板組成。他們應該有共同點嗎？

一個電路由幾個PCB組成，其中大多數都需要公共接地，因為在一個電路中使用多個電源是不現實的。但是，如果您有特定的條件，使用不同的電源當然會產生較少的干擾。

設計一款帶有LCD和金屬外殼的手持產品。

測試ESD時，ICE-1000-4-2不能通過，觸點只能通過1100V，空氣可以通過6000V。對於ESD耦合試驗，水准方向只能通過3000V，垂直方向只能通過4000V。 CPU的主頻為33MHZ。如何通過ESD測試？