微波技術 - PCB板接地線設計

在電子設備中，接地是控制干擾的重要方法。 如果接地和遮罩能够正確地結合使用，大多數干擾問題都可以得到解决。 電子設備的接地結構大致包括系統接地、主機殼接地（遮罩接地）、數位接地（邏輯接地）和類比接地。

在PCB板接地線的設計中，多層PCB和單層PCB都採用了接地科技。 接地科技的目標是最小化接地阻抗，從而降低從電路返回電源的接地回路的電勢。

（1）正確選擇單點接地和多點接地在低頻電路中，訊號的工作頻率小於1MHz，其接線和器件之間的電感影響不大，接地電路形成的環流對干擾影響較大，應採用一點接地。 當訊號工作頻率大於10MHz時，地線阻抗變得非常大。 此時，應盡可能降低地線阻抗，並使用最近的多個點進行接地。 當工作頻率為1~10MHz時，如果使用一點接地，地線的長度不應超過波長的1/20，否則應使用多點接地方法。 高頻電路應多點串聯接地，接地線應短而粗，高頻元件周圍應盡可能佈置網格狀大面積接地銅箔。

（2）將數位電路與類比電路分離電路板上既有高速邏輯電路，也有線性電路。 它們應該盡可能分開，兩者的地線不應該混合，並且應該連接到電源端子的地線上。 儘量新增線性電路的接地面積。

（3）盡可能地加厚接地線如果接地線很細，接地電位會隨著電流的變化而變化，導致電子設備的定時信號電平不穩定，抗雜訊效能下降。 囙此，接地線應盡可能厚，以使其能够通過印刷電路板允許電流的三倍。 如果可能，接地線的寬度應大於3mm。

（4）將地線形成閉環在設計僅由數位電路組成的印刷電路板的地線系統時，使地線形成閉環可以顯著提高抗雜訊能力。 原因是印刷電路板上有很多集成電路元件，尤其是當有功耗更高的元件時，由於地線厚度的限制，接地結上會產生很大的電勢差，這將導致抗雜訊能力下降。如果接地結構形成回路， 電勢差將减小，並且電子設備的抗雜訊能力將提高。

（5）當採用多層電路板設計時，其中一層可以用作“全接地平面”，可以降低接地阻抗，同時起到遮罩作用。 我們經常在印製板周圍放置一根寬地線，這也起到了同樣的作用。

（6）單層PCB的接地線在單層（單面）PCB中，接地線的寬度應盡可能寬，並且應至少為1.5mm（60mil）。 由於星形佈線不能在單層PCB上實現，囙此跳線和地線寬度的變化應保持在最低限度，否則會導致線路阻抗和電感的變化。

（7）雙層PCB的接地線在雙層（雙面）PCB中，數位電路首選接地網/點陣佈線。 這種佈線方法可以减少接地阻抗、接地回路和訊號回路。 與單層PCB一樣，地線和電源線的寬度應至少為1.5mm。

另一種佈局是將接地平面放在一側，將訊號線和電源線放在另一側。 在這種佈置中，接地回路和阻抗將進一步减小。 此時，去耦電容器可以盡可能靠近地放置在IC電源線和接地平面之間。

（8）PCB電容在多層板上，PCB電容是由分隔電源平面和接地的薄絕緣層產生的。 在單層板上，電源線和地線的平行排列也會產生這種電容效應。 PCB電容器的一個優點是它具有非常高的頻率回應和均勻分佈在整個表面或整個線路上的低串聯電感。 它相當於一個均勻分佈在整個電路板上的去耦電容器。 沒有任何一個分立組件具有此功能。

（9）高速電路和低速電路

高速電路和部件應放置在離地平面更近的位置，低速電路和部件應該放置在離電源平面更近。

（10）接地銅填充在一些類比電路中，未使用的電路板區域被一個大的接地平面覆蓋，以提供遮罩並新增去耦能力。 但是，如果這個銅區域是懸浮的（例如，它沒有連接到地面），那麼它可能會像天線一樣工作，並會導致電磁相容性問題。

（11）多層PCB中的接地平面和電源平面在多層PCB中，建議將電源平面和接地平面放置在盡可能靠近相鄰層的位置，以便在整個板上產生大的PCB電容。 最快的臨界訊號應靠近接地平面的一側，非臨界訊號應放置在靠近電源平面的位置。

（12）電源要求當電路需要多個電源時，使用接地將每個電源分開。 但是不可能在單層PCB中接地多個點。 一種解決方案是將一個電源的電源線和地線與其他電源線和接地線分開，這也有助於避免電源之間的雜訊耦合。