PCB技術 - PCBレイアウトとルーティングスキルクイズ1

PCBレイアウトとルーティングスキルクイズ1

電子製品設計, PCBレイアウト ルーティングは重要なステップです, と品質 PCBレイアウト そして、ルーティングは直接回路のパフォーマンスに影響を及ぼします.

現在、PCBの自動配置とルーティングを実現できるソフトウェアがたくさんあります。しかし、信号周波数が増加し続けているので、多くの場合、技術者は、それらの設計を完璧にするために、PCBレイアウトおよびルーティングの基本的な原理および技術を理解する必要がある。

以下は、PCBレイアウトの基本的な原則と設計技術をカバーし、質問と回答の形でのPCBレイアウトに関する難問に答える。

1 .質問：高周波信号を配線するときにどのような問題を注意すべきか？

回答：信号線のインピーダンスが一致するスペースは他の信号線から分離されるディジタル高周波信号に対しては、差動線の効果がより良くなる。

質問：ボードのレイアウトにおいて、ワイヤが密であるならば、より多くのビアがあるかもしれません。どのように、私は板の電気的性能を改善することができますか？

回答：低周波信号の場合、viasは重要ではありません。高周波信号については、ビアを最小化する。多くの線があるなら、多層ボードを考えてください。

質問：それはボード上のより多くのデカップリングコンデンサを追加する方が良いですか？

回答：減結合コンデンサは適切な場所で適切な値で追加する必要がある。たとえば、アナログデバイスの電源ポートに追加し、異なる周波数のスプリアス信号をフィルタアウトするために別のキャパシタンス値を使用する必要があります。

質問：良いボードの基準は何ですか？

回答：レイアウトは妥当であり、電力線の電力冗長性は十分であり、高周波インピーダンスインピーダンスおよび低周波配線は簡単である。

質問：スルーホールとブラインドホールが信号の差にどのくらい影響を与えるか？原則は何か

回答：ブラインドホールまたは埋込み穴の使用は、多層基板の密度を増加させる効果的な方法であり、層数と基板サイズを減らし、めっきされたスルーホールの数を大幅に減少させる。しかし、比較的に、スルーホールはプロセス内で低コストであり、低コストであるため、スルーホールが一般的に使用される。

アナログ・デジタル・ハイブリッド・システムに関しては、電気層が分割され、接地面が銅で覆われていることを示唆する人もいますし、電気的接地層を分割しなければならず、別の理由を電源端子で接続する必要があると示唆する人もいます。特定のアプリケーションの適切な方法を選択する方法？

回答：あなたが高周波信号線＞20 MHzを持っているならば、長さと量は比較的大きいです、そして、あなたはこのアナログ高周波信号のために少なくとも2つの層を必要とします。信号線の層、大面積グラウンドの層、および信号ライン層は十分なバイアを地面にパンチする必要がある。その目的は:

アナログ信号については、これは完全な伝送媒体およびインピーダンス整合を提供する

グランドプレーンは、他のデジタル信号からアナログ信号を絶縁する

地面ループは十分小さいので、あなたはたくさんのビアを作りました、そして、地面は大きな平面です。

7. 質問： 回路基板, 信号入力プラグインはPCBの左端にある, そして、MCUは右側にあります. Then the stabilized power supply chip is placed close to the plug-in during the layout (the power IC output 5V is reached after a relatively long path MCU), or place the power IC to the right of the center (the output 5V line of the power IC is shorter when it reaches the MCU, しかし、入力電力線は、より長く通る PCBボード)? または、より良いレイアウトがありますか?

回答：まず、あなたの所謂信号入力はアナログデバイスですか？アナログデバイスであるならば、あなたの電力供給レイアウトが可能な限りアナログ部分の信号完全性に影響を及ぼすべきでないことをお勧めします。したがって、いくつかの問題があります。

まず第一に、あなたの調整された電源チップが低いリップルで比較的きれいな電源であるかどうか。アナログ部品の電源の場合、電源の要件は比較的高い

アナログ部分とMCUが同じ電源であるかどうかは、高回路の設計では、アナログ部分とデジタル部分の電源を分離することをお勧めします

ディジタル回路部への電力供給は、アナログ回路部分への影響を最小限にするために考慮する必要がある。

質問：高速信号連鎖のアプリケーションでは、複数のASICのためのアナロググラウンドとデジタルグラウンドがあります。地面は分割されているか分割されていないか既存のガイドラインは何ですか？どの効果が良いですか？

回答：これまでのところ、結論はありません。通常の状況では、チップのマニュアルを参照できます。すべてのADIハイブリッドチップのマニュアルでは、接地スキームを推奨し、いくつかの共通の地面のために推奨され、いくつかの分離のために推奨されます。チップ設計による。

質問：いつ、行の等しい長さを考慮すべきですか？等しい長さのワイヤーを使用することを考えたいなら、2つの信号ワイヤーの長さの差はどれくらいを超えていないでしょうか？どのように計算するには？

答え：差動線計算のアイデア：あなたが正弦波の信号を送信する場合、あなたの長さの違いは、その伝送波長の半分に等しく、位相差は180度です。このとき、2つの信号は完全にキャンセルされる。したがって、この時の長さの違いは値です。アナロジーによって、信号線差はこの値より小さくなければならない。

10 . Q :高速で蛇行経路設定に適した状況は？例えば、差動配線に対して、2組の信号が直交する必要があるという欠点があるか。

回答：サーペンタインルーティングは、異なるアプリケーションのために異なる機能を持ちます：

サーペンタイントレースがコンピュータボードに現れるならば、それは主に回路の干渉防止能力を改善するためにフィルタインダクタンスとインピーダンスマッチングの役割を演じます。コンピュータ・マザーボードの蛇行トレースは、PCI CLK、AGPCIK、IDE、DIMMおよび他の信号線のようないくつかのクロック信号において、主に使用される。

一般に用いられるならば PCBボード, フィルタインダクタンスに加えて, 無線アンテナのインダクタンスコイルとしても使用できる. 例えば, 2のインダクタとして使用される.4 Gのウォーキートーキー.

いくつかの信号に対する配線長の要件は厳密に等しくなければならない。高速デジタルPCBボードの等線長は、同一サイクル内のシステムによって読み取られたデータの有効性を確保するために、各信号の遅延差を維持することである（遅延差は、1クロックサイクルでは、次サイクルのデータが誤って読み出される）。

例えば、233 MHzの周波数を使用するintelhubアーキテクチャにおいて、13のHublinksがある。彼らは、時間遅れによって引き起こされる隠れた危険を除くために、長さで厳密に等しくなければなりません。巻線は唯一の解決策である。一般に、遅延差が1／4クロックサイクルを超えないことが必要であり、単位長さ当りの線遅延差も一定である。遅延は、線幅、線長、銅の厚さ、および層構造に関連しているが、過度に長い線路は、分布キャパシタンスおよび分布インダクタンスを増加させる。信号品質が低下した。

したがって、クロックICピンは一般に接続されるしかし、蛇行線はインダクタンスの役割を果たしておらず、インダクタンスは信号の立ち上がりエッジで高調波の位相シフトを引き起こし、信号品質が劣化するので、蛇行線間隔はライン幅の2倍未満である必要がある。

信号の立上り時間が小さいほど、分布容量及び分布インダクタンスの影響を受けやすい。

サーペンタイントレースはいくつかの特別な回路で分布定数lcフィルタとして働く。