高速設計のための注意 PCB回路基板
The number of stacks:
A good laminated structure is the best preventive measure for most signal integrity problems and emc problems, そして、それは人々によって最も誤解されます. ここでプレイするいくつかの要因があります, そして、1つの問題を解決する良い方法は、他の問題を悪化させるかもしれません. 多くのシステム設計ベンダーは、その中に少なくとも1つの連続的な平面がなければならないことを示唆します 回路基板 特性インピーダンスと信号品質を制御する. 費用が手頃である限り, これはよい提案だ. EMCのコンサルタントは、電磁波放射および電磁干渉に対する感度を制御するために、接地層または接地層を外側層に配置することを推奨する. これは、特定の条件の下で良い提案でもあります. 静電容量モデルを用いた積層構造における信号問題の解析, 過渡電流により, いくつかの一般的なデザインでは、この方法は面倒かもしれない. ファースト, パワープレーンの簡単なケースを見てみましょう/グランドプレーン:コンデンサとして見ることができる. 電力層と接地層はキャパシタの2つの板であると考えられる. 大きな容量値を得る, you need to move the two plates closer together (distance D) and increase the dielectric constant (εâ¼râ¼). 容量が大きい, インピーダンスが低い, それはノイズを抑えることができるので. 他の層がどのように配置されても, 主パワー層および接地層は、隣接して、スタック130の中央にあるべきである. パワー層と接地層との間の距離が大きい場合, それは大きな電流ループを引き起こし、多くの雑音をもたらす. 8層板用, putting the power layer on one side and the ground layer on the other side will cause the following problems
1. 最大クロストーク. 相互キャパシタンスの増加のために, 信号層間のクロストークは、層自体のクロストークよりも大きい.
2. 最大の循環. 電流は各パワープレーンの周りを流れ、信号と平行に流れる, 大量の電流が主パワープレーンに入り、グランドプレーンを通って戻る. 循環電流の増加によりEMC特性が劣化する.
3. インピーダンス制御損失. 信号は制御層から遠い, 他の導体によるインピーダンス制御の精度は低い.
4. はんだ短絡回路が発生しやすいので, それは、製品のコストを増加させるかもしれません.
Characteristic impedance:
We must make a compromise choice between performance and cost. この理由から, 私は、デジタルを手配する方法について話します 回路基板最良のSi及びEMC特性を得るS. の各層の分布 PCB 一般的に対称. 私の謙虚な意見で, つ以上の信号層は互いに隣接して配置されるべきではないotherwise, Si上の制御は大きく失われる. 内部信号層を対称的に配置することは最適である. いくつかの信号がSMTデバイスに配線される必要がない限り, 外部信号配線を最小化しなければならない. 良好な設計スキームの第一歩は、Aの積層構造を正しく設計することである 回路基板 多数の層で. この配置方法を何度も繰り返すことができます. また、追加の電力層と接地層を追加することができますつの電力層の間に信号層のペアがないことを確認してください. 高速信号配線は、信号対の同じ対に配置されるべきであるSMTデバイスの接続により発生しない限り, この原則は違反してはならない. All traces of a signal should have a common return path (それで, the ground plane). There are two ideas and methods to judge what two layers can be regarded as a pair:
1. 戻り信号が等しい距離で正確に同じであることを保証する. これは、信号が内部接地面の両側に対称的にルーティングされるべきであることを意味する. この利点は、インピーダンスおよび循環電流を制御することが容易であることである欠点としては、地上に多くのビアがあることである, そして、役に立たない層があります.
2. 隣接する配線の2つの信号層. The advantage is that the vias in the ground layer can be controlled to a minimum (using buried vias); the disadvantage is that the effectiveness of this method is reduced for some key signals.
私は、第2の方法を使うのが好きです. 素子駆動信号及び受信信号の接地接続は、信号配線層14に隣接する層に直接接続することが好ましい. 簡単な配線原理として, the surface wiring width in inches should be less than one-third of the drive rise time in nanoseconds (for example: high-speed TTL wiring width is 1 inch). それが複数の電源によって供給されるならば, 電源配線の間に接地層を設ける必要がある. コンデンサを形成しない, 電源間のAC結合を引き起こさないように. これらの対策は全て循環と漏話を減らすためである, インピーダンス制御能力を強化する. 接地面はまた、効果的なEMC「遮蔽ボックス」を形成する. 特性インピーダンスへの影響を考慮する前提で, 使用されていない表面積は、接地層にすることができる. 良好な積層構造はインピーダンスを効果的に制御できる, そして、そのトレースは、わかりやすい予測可能な伝送線路構造を形成できる. オンサイトソリューションツールはこのような問題をうまく扱うことができます, 変数の数が最小に制御される限り, かなり正確な結果が得られる. しかし, つ以上の信号が一緒に積み重ねられるとき, これは必ずしもそうではない, そして、理由は微妙です. 目標インピーダンス値は、デバイス100のプロセス技術に依存する. 高速CMOS技術は、一般に、約70アンペアに達することができる高速TTLデバイスは、一般的に約80~100. インピーダンス値は通常、耐ノイズ性及び信号スイッチングに大きな影響を与えるので, インピーダンスを選ぶとき、非常に注意する必要があります製品マニュアルは、この上でガイダンスを与えるべきです. オンサイト解決ツールの初期結果は2種類の問題に遭遇するかもしれない. 一つ目は、制限された視野の問題です. フィールド解決ツールは、近くの跡の影響を分析するだけです, そして、インピーダンスに影響を及ぼす他の層の非平行トレースを考慮しない. オンサイトソリューションツールは、配線前の詳細を知ることができません, that is, トレース幅の割り当て, しかし、上記のペア配置方法は、この問題を最小にすることができる.
パーシャルパワープレーンの影響に言及する価値がある. 外側 回路基板 配線後に接地された銅線で混雑することが多い, EMIと平衡めっきの抑制に有益である.