精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
雖然對其價值有很多爭議, 釋義, 易變性, 和 technology of design for manufacturability (DFM), 所有問題都是基於晶片的. 當然, 當我們開始考慮45納米和32納米設計時, 晶片DFM是一項關鍵要求. 然而, 對晶片DFM的關注忽略了一個更重要的技術需求：DFM 印刷電路板.
我們都知道，即使矽晶片是百分之百完美的, if any component of the chip-to-chip communication link (such as package, 連接器 or circuit board) is damaged, 目標系統可能仍無法正常工作. 許多包裝, connector, and PCB供應商 可能由系統設計師驅動，以控制其加工公差.
然而，除非所有供應商一致加强規範，例如，對於PCB上公差為正負10%的系統，公差為正負5%的連接器可能無效。 為了優化系統設計，設計者需要研究每個組件的因果關係。 到目前為止，我們還沒有DFM工具來處理此類設計問題。
在預佈局設計階段，高速系統或信號完整性工程師通常只能執行有限的Spice模擬。 為了確保系統正常工作，有必要類比可以覆蓋所有加工公差的邊界條件。
例如，PCB內金屬線寬、電介質堆疊高度、介電常數和損耗角正切的變化都會影響阻抗和衰减。 然而，只有大公司的工程師可能有資源自定義自己的腳本，以執行數千個類比任務，然後處理結果。 即使如此，仍然沒有明確定義的標準來掃描哪些變數。
最明顯的不足是包和連接器的邊界模型。 對於高速設計，這些模型只能由頻率相關的S參數精確定義。 然而，很少有供應商提供良好的S參數模型，更不用說在廣泛頻率範圍內的邊界模型。
在佈局後驗證階段，需要精確選取和類比複雜PCB，以計算詳細的拐角和彎曲。 然而，幾乎沒有可用的工具。
顯然，需要一種通用的PCB設計和驗證方法。 那麼，我們需要什麼？
讓我們關注兩個主要領域。 例如，對於預佈局設計，最好有一個GUI驅動的接線圖輸入編輯器，以便設計者可以輕鬆輸入每個組件的更改，類比和處理結果，並報告每個變數的生成和影響。
對於佈局後驗證，DFM工具需要能够自動調整佈局以覆蓋邊界條件，使用快速全波提取器選取寄生參數，並在電路模擬中使用I/O電晶體邊界模型。
只有當設計人員在設計和驗證中考慮工作公差時，他們才能說他們進行了可製造性設計。 只有當工具供應商認識到晶片只是一個子系統，例如PCB的一部分時，DFM才能最終與開發最終產品的客戶真正相關。
DFM主要研究產品本身的物理特性與製造系統各個部分之間的關係, 並在產品設計中使用它來綜合整個 PCB製造系統 用於整體優化，使其更加標準化，以降低成本, 縮短生產時間, 提高產品可製造性和工作效率.
