PCB科技 - 高速PCB佈線和製造問題？

當訊號沿輸電線路傳輸時，佈線拓撲對信號完整性的影響 高速PCB 董事會, 可能出現信號完整性問題. Netizen tongyang of STMicroelectronics asked: For a set of buses (address, 數據, command) driving up to 4 or 5 devices (FLASH, SDRAM, 等.), 什麼時候 PCB佈線, 匯流排依次到達每個設備, 首先連接到SDRAM, 然後閃爍公共汽車仍呈星形分佈, 那就是, 它與某個地方分離並連接到每個設備. 這兩種方法是在信號完整性方面. 在這方面, 李指出，佈線拓撲對信號完整性的影響主要體現在每個節點的訊號到達時間不一致, 反射訊號也不會同時到達某個節點, 導致訊號質量惡化. 一般來說, 星形拓撲結構可以通過控制相同長度的多個分支來實現更好的訊號質量，使訊號傳輸和反射延遲一致. 使用拓撲之前, 有必要考慮訊號拓撲節點的情况, 實際工作原理和接線困難. 不同的緩衝器對訊號的反射有不同的影響, 囙此，星形拓撲無法解决連接到閃存和SDRAM的數據地址匯流排的延遲問題, 囙此無法確保訊號的質量； 另一方面, 高速訊號通常用於DSP和SDRAM之間的通信, 閃存加載速率不高, 所以在高速模擬中, 只有在實際高速訊號有效工作的節點處才能確保波形, 不需要注意閃光時的波形； 星形拓撲與菊花鏈和其他拓撲進行了比較. 換句話說, 接線更困難, 尤其是當大量數據地址訊號使用星形拓撲時.

焊盤對PCB中高速訊號的影響，從設計角度來看，過孔主要由兩部分組成：中間孔和孔周圍的焊盤。 一比特名叫富隆（fulonm）的工程師向客人詢問了刹車片對高速訊號的影響。 對此，李表示：焊盤對高速訊號有影響，也影響到類似器件封裝對器件的影響。 詳細的分析表明，訊號從集成電路中出來後，它通過鍵合線、引脚、封裝外殼、焊盤和焊料到達傳輸線。 這個過程中的所有關節都會影響訊號的質量。 但在實際分析中，很難給出焊盤、焊料和引脚的具體參數。 囙此，IBIS模型中的包參數通常用於總結它們。 當然，這種分析可以在較低的頻率下接收，但對於較高頻率的訊號，高精度的類比不够精確。 當前的趨勢是使用IBIS的V-I和V-T曲線來描述緩衝特性，並使用SPICE模型來描述封裝參數。 如何抑制電磁干擾PCB是電磁干擾的來源，囙此PCB的設計直接關係到電子產品的電磁相容性。 如果在高速PCB設計中強調EMC/EMI，將有助於縮短產品開發週期，加快上市時間。 囙此，在這個論壇上，許多工程師非常關注抑制電磁干擾的問題。 例如，無錫祥盛醫療成像有限公司（有限公司）的舒建表示，在EMC測試中發現時鐘訊號的諧波非常嚴重。 是否有必要對使用時鐘訊號的IC的電源引脚進行特殊處理？ 將去耦電容器連接到電源引脚。

在PCB設計中應注意哪些方面來抑制電磁輻射？ 對此，李指出，電磁相容的3個要素是輻射源、傳播途徑和受害者。 傳播路徑分為空間輻射傳播和電纜傳導。 所以要抑制諧波，首先看看它的傳播管道。 電源解耦是為了解决傳導模式的傳播問題。 此外，還需要進行必要的匹配和遮罩。 在回答白人網友提問時，李指出，濾波是通過傳導解决電磁相容輻射的好方法。 此外，還可以從干擾源和受害者兩個方面來考慮。 在干擾源方面，嘗試使用示波器檢查訊號上升沿是否過快，是否存在反射或過沖、欠沖或振鈴。 如果是這樣，你可以考慮匹配； 此外，儘量避免產生50%的占空比訊號，因為這種訊號甚至沒有更多的次諧波和更多的高頻分量。 對於受害者，可以考慮採取土地覆蓋等措施。 射頻佈線可選擇通過或彎曲佈線。 對此，李指出，分析射頻電路的返回路徑與分析高速數位電路中的訊號返回不同。 兩者有一些共同點，都是分佈參數電路，都使用麥克斯韋方程來計算電路的特性。 然而，射頻電路是一個類比電路，其中電壓V=V（t）和電流I=I（t）都需要控制，而數位電路只關注訊號電壓V=V（t）的變化。

因此, 射頻佈線中, 除了考慮訊號返回, 還需要考慮接線對電流的影響. 那就是, 導線和過孔的彎曲是否對訊號電流有任何影響. 此外, 大多數射頻板是單面或雙面PCB, 沒有完整的平面層. 返回路徑分佈在訊號周圍的各種接地和電源上. 在類比過程中，需要使用3維場選取工具進行分析. 過孔回流需要具體分析； 高速數位電路分析通常只處理 多層PCB 具有完整的平面層, 使用二維場選取分析, 僅考慮相鄰平面中的訊號回流, 過孔僅用作集總參數RLC處理.