PCB科技 - 印製電路板的阻抗控制

無阻抗控制, 將發生相當大的訊號反射和訊號失真, 導致設計失敗. 通用訊號, 如PCI匯流排, PCI-E匯流排, 通用串口匯流排, 以太網, DDR記憶體, LVDS訊號, 等., 需要阻抗控制. 阻抗控制最終需要通過 PCB設計, 對PCB板工藝提出了更高的要求. 與PCB工廠溝通後, 結合EDA軟件的使用, 軌跡的阻抗根據信號完整性要求進行控制.

可以計算不同的接線方法以獲得相應的阻抗值。

1、微帶線

它由一根帶狀導線和一個接地層組成，中間有一個電介質在中間。 如果電介質的介電常數、線的寬度和到接地層的距離是可控的，那麼其特性阻抗也是可控的，其精度將在±5%以內。

2、帶狀線

帶狀線是放置在兩個導電平面之間電介質中間的銅帶。 如果線路的厚度和寬度、介質的介電常數以及兩個接地層之間的距離都是可控的，則線路的特性阻抗也是可控的，並且精度在10%以內。

層壓結構

3 PCB參數

不同的PCB工廠在PCB參數上略有不同。 通過與電路板工廠技術支援的通信，可以獲得工廠的一些參數數據：

表層銅箔：可以使用3種表層銅箔資料厚度：12um、18um和35um。 加工後的最終厚度約為44um、50um和67um。

覈心板：我們常用的板是S1141A，標準FR-4，兩個銅麵包，可用的規格可以聯系PCB製造商確定。

4、多層板的結構

為了更好地控制PCB的阻抗，我們必須首先瞭解PCB的結構：通常我們所說的多層板是通過層壓芯板和預浸料形成的。 芯板是一種剛性和特定厚度的，兩塊麵包銅板是構成印製板的基本資料。 預浸料構成所謂的潤濕層，起到粘合芯板的作用。 雖然它也有一定的初始厚度，但其厚度在壓制過程中會發生變化。 iPCB，是國內領先的電子行業服務平臺。 它提供線上元件、感測器採購、PCB定制、BOM分發、資料選擇等電子行業供應鏈完整解决方案，一站式滿足電子行業中小型客戶的整體需求。

通常，多層板的兩個最外層電介質層都是潤濕層，並且在兩層的外側使用一個單獨的銅箔層作為外部銅箔。 外銅箔和內銅箔的原始厚度規格通常為0.5OZ、1OZ、2OZ（1OZ約為35um或1.4mil），但經過一系列表面處理後，外銅箔的最終厚度平均將新增約1OZ。 內部銅箔是芯板兩側的覆銅箔，其最終厚度比原始厚度非常小，但由於蝕刻，通常會减少幾微米。

多層板的最外層是阻焊膜，這就是我們通常所說的“綠油”。 當然，它也可以是黃色或其他顏色。 阻焊膜的厚度通常不容易準確確定。 表面上沒有銅箔的區域比有銅箔的區域稍厚。 然而，由於銅箔厚度不足，銅箔仍然顯得更加突出。 當我們使用時，當你的手指接觸印製板表面時，你可以感覺到它。

製作一定厚度的印製板時，一方面需要合理選擇各種資料的參數。 另一方面，預浸料的最終成型厚度將小於初始厚度。 下麵是典型的6層

5、半固化膜

規格（原始厚度）為7628（0.185mm）、2116（0.105mm）、1080（0.075mm）、3313（0.095mm）。 壓制後的實際厚度通常比原始值小10-15um。 同一潤濕層最多可使用3個預浸料，且3個預浸料的厚度不能相同。 至少可以使用一種預浸料，但一些製造商至少需要兩種。 如果預浸料的厚度不够，則可以蝕刻芯板兩側的銅箔，然後使用預浸料在兩側進行粘合，從而獲得更厚的潤濕層。

阻焊膜：銅箔上阻焊膜的厚度為C2–8-10um，不含銅箔C1的表面阻焊膜的厚度根據表面銅厚度而變化。 當表面銅厚度為45um時，C1–13-15um，當表面銅厚度為70um時，C1–17-18um。

導線橫截面：我們認為導線的橫截面是矩形，但實際上是梯形。 以頂層為例，當銅箔厚度為1OZ時，梯形的上底比下底短1ml。 例如，線寬為5MIL，則頂部底部約為4MIL，底部為5MIL。 上下基座之間的差异與銅厚度有關。 下錶顯示了不同條件下梯形上下基座之間的關係。

介電常數：預浸料的介電常數與厚度有關

電路板的介電常數與所用的樹脂資料有關。 FR4板的介電常數為4.2-4.7，並且會隨著頻率的新增而降低。

介電損耗因數：在交變電場的作用下，介電材料產生的熱量所消耗的能量稱為介電損耗，通常用介電損耗因數tanδ表示。 S1141A的典型值為0.015。 可保證處理的最小線寬和行距：4mil/4mil。

差分對 PCB跟踪 要求

（1）確定接線管道、參數和阻抗計算。 差分對佈線分為外層微帶線差分模式和內層帶狀線差分模式。 通過合理設定參數，可以使用相關的阻抗計算軟件（如POLAR-SI9000）或阻抗計算公式計算阻抗。

（2）取平行等距線。 確定軌跡的寬度和間距。 佈線時，嚴格遵循計算的線寬和間距。 兩條記錄道之間的間距必須始終保持不變，即它們必須平行。 有兩種平行的管道：一種是兩條導線並排運行，另一種是兩條導線在下麵運行。 通常，儘量避免使用後者，即層間差分訊號，因為在PCB板的實際處理中，疊片之間的疊片對準精度遠低於同一層的蝕刻精度，並且不能使用疊片過程中的介質損耗。 確保差分線之間的距離等於層間電介質的厚度，這將導致層間差分對的差分阻抗發生變化。 建議盡可能在同一層中使用差异。