PCB科技 - 用於PCB的IDA串擾分析功能訊號串擾消除方案的設計

當今電子產品薄而短，追求更高的訊號傳輸質量的發展趨勢, 製作 印刷電路板 規模越來越小, 每層的密度越來越大, 尤其是當訊號速度繼續加速時, 串擾問題變得越來越嚴重. 串擾將直接影響訊號能否正確接收, 囙此，如何减少雜訊干擾已成為PCB設計團隊的一個重要問題.

本文將通過設計示例解釋如何使用Allegro。 IDA（in design analysis）串擾分析功能在PCBDesigner中，只要安裝了部件模型，EE/Layout人員就可以在設計中同步si級串擾分析，提前消除常見的訊號串擾問題。 並取得了更多的成果，提高了設計效率，降低了不良概率。

1、串擾挑戰

當我們在低天花板的辦公室環境中時，如果我們周圍有幾個興奮、忙碌的同事，很容易從不同方向檢測到聲壓源，有時當幾個同方向的人同時說話時，聲壓的影響更為明顯。 當這種情況發生在電子產品的設計中時，這是一個常見的串擾問題！

串擾，也稱為串擾干擾，是兩條傳輸線之間的電感/電容耦合。 從活動線或攻擊線緩慢移動的訊號將損害沒有訊號的靜態線，從而導致耦合干擾問題。 在下圖（1）所示的示例中，靠近受擾線的攻擊線的工作電壓為1V或2.5V。 由於强度不同，它們對受擾線或靜態線產生的耦合雜訊的影響也會不同。

如今，薄而短的電子產品隨著追求更高訊號傳輸質量的發展趨勢，使得電路板的尺寸越來越小，每層線密度也越來越大，特別是當訊號傳送速率不斷加快時，串擾問題變得越來越嚴重， 如何减少雜訊干擾已成為PCB設計團隊面臨的重要課題。

2、串擾抑制解決方案

串擾直接影響訊號能否正確接收，是PCB設計中的一個棘手問題！ 為了减少串擾，一些人使用3W規則來確保線路有足够的間隔，不會相互干擾。 然而，正如Tip II-耦合中所討論的那樣，3W規則僅通過間距進行檢查，這具有精度不足的缺點，還可能導致成本新增。

當我們仔細研究串擾分析時，不同的工作電壓水准有不同的影響。 在不同的相位組合下，有些可能有機會减少甚至抵消相反的相位，有些可能由於同一相位的影響而被放大，或者與受擾線路的高電平或低電平也會產生不同程度的干擾。 囙此，我們需要分析和檢查各種干擾設定，但不同的方法具有不同的精度。 向右移動的方法的精度越高，即EsTImatedXtalk和SimulatedXtalk。 但是，您需要在零件上放置模型，以獲得零件的行為，從而獲得更好的結果。

囙此，對於PCB設計，除了前面介紹的耦合訊號耦合荧幕外，如果由於干擾源的强度/行為等需要更詳細的訊號串擾分析，如果有直觀的輔助分析工具，只要它與零件模型的安裝相耦合， 其分析將具有零件模型的特點，並將考慮上述各種情况，以便他們可以在設計中同步進行SI級串擾分析，並獲得更多結果，而無需依賴SI人員，從而提高設計效率並降低不良概率。