PCB科技 - PCB電路板分層堆疊設計在抑制電磁干擾中的作用分析

有很多方法可以解决EMI問題. 現代EMI抑制方法包括：使用EMI抑制塗層, 選擇合適的EMI抑制部件, 電磁干擾模擬設計. 從最基本的 印刷電路板佈局, 本文討論了分層堆疊的作用和設計科技 印刷電路板電路板 控制EMI輻射.

電源匯流排

在IC的電源引脚附近適當放置一個適當容量的電容器可以使IC輸出電壓跳變更快。 然而，問題並沒有到此為止。 由於電容器的頻率回應有限，電容器無法產生在全頻段乾淨地驅動IC輸出所需的諧波功率。 此外，在電源母線上形成的瞬態電壓將在去耦路徑的電感上形成壓降，這些瞬態電壓是主要的共模EMI干擾源。 我們應該如何解决這些問題？

至於我們的 電路板 關注, IC周圍的功率層可以被視為一個優秀的高頻電容器, 它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量. 此外, 良好電源層的電感應較小, 囙此，由電感合成的瞬態訊號也很小, 從而减少共模EMI.

當然，電源層和IC電源引脚之間的連接必須盡可能短，因為數位信號的上升沿越來越快，最好直接連接到IC電源引脚所在的焊盤。 這需要單獨討論。

為了控制共模EMI，電源板必須有助於解耦，並具有足够低的電感。 該電源板必須是一對設計良好的電源板。 有人可能會問，好到底有多好？ 問題的答案取決於電源的分層、層間資料和工作頻率（即IC上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，每平方英寸功率層的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間在100到300 ps之間的器件並不多，但根據當前IC的發展速度，上升時間在100到300 ps之間的器件將佔據很高的比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的分層科技，並用高介電常數的資料取代FR4介電材料。 現在，陶瓷和陶瓷塑膠可以滿足100到300 ps上升時間電路的設計要求。

雖然未來可能會使用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介電材料，通常足以處理高端諧波並使瞬態訊號足够低，也就是說，共模EMI可以降低得非常低。 本文給出的印刷電路板分層堆疊設計示例將假定層間距為3到6密耳。

電磁遮罩

從訊號跟踪的角度來看，一個好的分層策略應該是將所有訊號跟踪放在一層或幾層上，這些層緊挨著電源層或地面層。 對於電源來說，一個好的分層策略應該是電源層和地面層相鄰，並且電源層和地面層之間的距離盡可能小。 這就是我們所說的“分層”策略。

印刷電路板堆疊

什麼堆疊策略有助於遮罩和抑制EMI？ 以下分層堆疊方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多個電源層的情况將在後面討論。

4層板

4層板設計存在幾個潜在問題。 首先，傳統的厚度為62密耳的四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然過大。

如果成本要求是第一位的，您可以考慮以下兩種傳統的4層板替代方案。 這兩種解決方案都可以提高EMI抑制效能，但它們僅適用於板上元件密度足够低且元件周圍有足够面積（放置所需電源銅層）的應用。

第一種是首選解決方案. 的外層 印刷電路板 是地面層, 中間兩層是訊號層/電源層. 訊號層上的電源採用寬線佈線, 可以使電源電流的路徑阻抗降低, 訊號微帶路徑的阻抗也很低. 從EMI控制的角度, this is the best 4層印刷電路板 結構可用. 在第二個方案中, 外層使用電源和接地, 中間兩層使用訊號. 與傳統相比 4層板, 改進較小, 層間阻抗與傳統的 4層板.

如果要控制跡線阻抗，上述堆疊方案必須非常小心，以便在電源和接地銅島下安排跡線。 此外，電源或接地層上的銅島應盡可能互連，以確保直流和低頻連接。