PCB科技 - 使用元件進行PCB打樣時應注意哪些問題

使用組件時應注意哪些問題 PCB打樣

在 PCB高頻板的校對, 在滿足電路功能要求的前提下，應盡可能使用具有高靈敏度電壓閾值的元件. 因為電路板的靜電和放電靈敏度取決於電路板中敏感電壓閾值最低的元件.
1 Limit the output current to avoid the locking effect of CMOS circuit
The lock-in effect refers to the existence of parasitic PNP transistors and NPN transistors on the internal structure of the CMOS circuit, 在它們之間形成寄生PNPN晶閘管結構. This kind of interlocking positive feedback structure may be triggered by external factors (such as electrostatic discharge), and current will flow on the PNP tube (or NPN tube), and then through another parasitic NPN tube (or PNP tube) to make the current Amplify, 由於積極的迴響, 電流越來越大，最終被燒毀. 可以看出，限制電流使其無法達到保持鎖定狀態的水准是CMOS器件在以下情况下需要考慮的問題之一 PCB打樣.
常見的解決方案是使用電阻器將每個輸出端子與其電纜隔離, and use two high-speed switching diodes to clamp to VDD (drain power) and VSS (source power) with the cable. .

2. Use a filter network
Sometimes a long input cable is required between the CMOS circuit system and the mechanical contacts, 這新增了電磁干擾的可能性, 應考慮過濾網絡. 同時, 長輸入線必然伴隨著較大的分佈電容和分佈電感, 很容易形成LC自激振盪, 這將導致保護網絡的二極體燒毀. 解決方案是在輸入端串聯一個電阻器, 其電阻可根據公式R=VDD進行選擇/1mA.
3. RC network
Where feasible, 用於雙極器件的靈敏輸入端子, 由電阻值較大的電阻器和至少100pF的電容器組成的RC網絡可用於减少靜電放電的影響.
4. Avoid floating input pins of CMOS devices
In the PCB高頻板打樣, 有必要避免將CMOS器件的輸入端焊接到 PCB電路板 保持浮動狀態. 同時, 應該注意的是，CMOS設備上所有未使用的冗餘輸入引線都不允許浮動. 這是因為一旦輸入端子暫停, 輸入電勢將處於不穩定狀態, 這不僅會破壞電路的正常邏輯關係, 但也容易引起靜電擊穿和外部雜訊干擾. 冗餘輸入端子應根據電路的功能單獨處理.