PCB部落格 - 如何製作好PCB板

每個人都知道 PCB電路板 就是把設計好的原理圖變成現實 PCB板. 請不要低估這個過程. 有許多事情原則上可行，但在工程中很難實現, 或者其他人可以實現, 但其他人不能. 因此, 製作一個 PCB板, 但要做好 PCB板. 微電子領域的兩個主要困難是高頻訊號和微弱訊號的處理. 在這方面, 的級別 PCB板 生產尤其重要. 相同的原理設計, 相同的組件, 和 PCB板不同的人產生的有不同的特點. 結果, 那麼我們如何才能做好 PCB板? 基於我們過去的經驗, 我們想就以下方面分享我們的觀點：

1.明確你的設計目標

在接受設計任務時，首先要明確設計目標，是普通PCB板、高頻PCB板、小信號處理PCB板，還是同時具有高頻和小信號處理的PCB板。 如果是普通PCB板，只要佈局和佈線合理整齊，機械尺寸準確，如果有中負荷線和長負荷線，必須採用一定的手段來减少負荷。 當電路板上的訊號線超過40MHz時，應特別考慮這些訊號線，例如線之間的串擾。 如果頻率較高，接線長度將受到更嚴格的限制。 根據分佈參數網絡理論，高速電路及其佈線之間的相互作用是一個决定性因素，在系統設計中不可忽視。 隨著門傳送速率的新增，訊號線上的反對意見將相應新增，相鄰訊號線之間的串擾將成比例新增。 通常，高速電路的功耗和散熱也很大。 製造高速PCB時，應充分注意電路板。 當電路板上存在毫伏級甚至微伏級的微弱訊號時，需要特別注意這些訊號線。 由於小訊號太弱，很容易受到其他强訊號的干擾，通常需要採取遮罩措施。 大大降低了信噪比。 囙此，有用的訊號被雜訊淹沒，無法有效選取。 在設計階段還應考慮板的調試。 不能忽略測試點的物理位置和測試點的隔離等因素，因為一些小訊號和高頻訊號不能直接添加到探針中進行量測。 此外，還應考慮其他相關因素，例如板的層數、所用組件的包裝形狀以及板的機械強度。 在製作PCB板之前，必須瞭解設計的設計目標。

2.瞭解所用組件功能的佈局和佈線要求

我們知道一些特殊組件對佈局和佈線有特殊要求，例如LOTI和APH中使用的類比信號放大器。 類比信號放大器需要穩定的電源和較小的紋波。 類比小訊號部分應盡可能遠離電源設備。 在OTI板上，小訊號放大部分還專門配備了遮罩罩，以遮罩雜散電磁干擾。 NTOI板上使用的GLINK晶片採用ECL工藝，消耗大量電力並產生熱量。 佈局時必須特別考慮散熱問題。 如果使用自然散熱，GLINK晶片必須放置在空氣迴圈相對平穩的地方， 並且散熱不會對其他晶片產生很大影響。 如果板上裝有揚聲器或其他大功率設備，可能會對電源造成嚴重污染，也應引起足够的注意。

3.部件佈局注意事項

在部件佈局中首先要考慮的因素之一是電力效能。 與接線密切相關的部件應盡可能放在一起。 特別是對於一些高速線路，佈局應盡可能短。 電源訊號和小訊號裝置要分開。 在滿足電路效能的前提下，還需要考慮元件放置整齊美觀，便於測試。 還需要仔細考慮電路板的機械尺寸和插座的位置。 高速系統互連的接地和傳播延遲時間也是系統設計的首要考慮因素。 訊號線上的傳輸時間對整個系統速度有很大影響，特別是對於高速ECL電路。 儘管集成電路塊本身的速度非常高，但由於在底板上使用普通互連線路（每條線路約30釐米長），2ns延遲將新增延遲時間，這會大大降低系統速度。 位移暫存器和同步計數器等同步工作部件放置在同一個挿件板上，因為時鐘訊號到不同挿件板的傳輸延遲時間不相等，這可能導致位移暫存器的主錯誤。 板，在同步至關重要的情况下，從公共時鐘源到每個板的時鐘線長度必須相等。

4.接線注意事項

隨著OTNI和星型光纖網路設計的完成，未來將設計更多100MHz以上高速訊號線的板。 這裡將介紹高速線路的一些基本概念。 印刷電路板上的任何“長”訊號路徑都可以被視為傳輸線。 如果線路的傳播延遲時間遠小於訊號上升時間，則訊號上升期間產生的任何反射都將被淹沒。 超調、回扣和鈴聲不再存在。 對於大多數當前MOS電路，由於上升時間與線路傳輸延遲時間的比值要大得多，囙此可以在無訊號失真的情况下以米為組織量測記錄道。 對於更快的邏輯電路，尤其是超高速電路。 對於集成電路，由於邊緣速度的新增，如果不採取其他措施，則必須大大縮短跡線的長度，以保持信號完整性。 有兩種方法可以使高速電路在相對較長的線路上工作，而不會產生嚴重的波形失真。 TTL使用肖特基二極體箝比特實現快速下降沿，囙此超調量被箝比特到地電位以下的一個二極體壓降。 這降低了隨後反沖的幅度，較慢的上升沿允許過沖，但在“H”級狀態下，電路相對較高的輸出阻抗（50-80Ω）會使其衰减。此外，由於“H”級別狀態的高抗擾性，反沖問題並不十分突出。 對於HCT系列器件，如果使用肖特基二極體箝比特和串聯電阻端接方法，則改進將得到改進。 效果會更加明顯。 在較高的位元速率和較快的邊緣速率下，當沿著訊號線存在扇出時，上述TTL成形方法有些不足。 由於線路中的反射波，它們將傾向於以高位元速率合併，導致嚴重的訊號失真，並降低抗干擾能力。 囙此，為了解决反射問題，ECL系統中通常使用另一種方法：線阻抗匹配法。 這樣可以控制反射並保證信號完整性。 嚴格地說，對於邊緣速度較慢的傳統TTL和CMOS設備，傳輸線不是很必要。 邊緣速度更快的高速ECL設備也不總是需要傳輸線。 但當使用傳輸線時，它們的優點是能够預測導線延遲，並通過阻抗匹配控制反射和振盪。 有五個基本因素决定是否使用輸電線路。 它們是：（1）系統訊號邊緣速率，（2）佈線距離，（3）電容負載（扇出多少），（4）電阻負載（線路端接管道）； （5）允許反沖和超調百分比（交流抗擾度降低）。

5.幾種傳輸線

1）同軸電纜和雙絞線：它們通常用於系統到系統的連接。 同軸電纜的特性阻抗通常為50°和75°，雙絞線通常為110°。

2）微帶線在印製板上，微帶線是一條帶狀導體（訊號線）。 用電介質與接地層隔離。 如果線路的厚度、寬度和距地平面的距離是可控的，則其特性阻抗也是可控的。 微帶線組織長度的傳輸延遲時間僅取決於介電常數，與線寬或間距無關。

3）印製板中的帶狀線

帶狀線是放置在兩個導電平面之間電介質中間的銅帶狀線。 如果線路的厚度和寬度、介質的介電常數以及兩個導電平面之間的距離是可控的，那麼線路的特性阻抗也是可控的。 帶狀線組織長度的傳播延遲時間與線的寬度或間距有關。 不相關； 僅取決於所用介質的相對介電常數。

終止傳輸線：用等於線路特性阻抗的電阻終止線路的接收端, 然後將傳輸線稱為並行端接連接. 主要用於獲得電力效能, 包括驅動分佈式負載. 有時為了節省電力消耗, 104電容器與端接電阻器串聯，形成交流端接電路, 可以有效降低直流損耗. 驅動器和傳輸線之間串聯有一個電阻器, 並且線路末端不再連接到終端電阻器. 這種終止方法稱為串聯終止. 較長線路上的過沖和振鈴可以通過串聯阻尼或串聯終止科技進行控制. 串聯阻尼通過使用與驅動門輸出串聯的小電阻器（通常為10至75Ω）實現。 這種阻尼方法適用於其特性阻抗被控制的導線（例如， 不帶接地層的電路板, 和大多數鋼絲纏繞, 等.).  當串聯終止時，串聯電阻器的值與電路（驅動門）輸出阻抗有關。 總和等於傳輸線的特性阻抗. 串聯終端線路的缺點是，終端只能使用集中負載，傳播延遲時間更長. 然而, 這可以通過使用冗餘的串聯端接傳輸線來克服. 並聯端接線路兩種方式都有各自的優點, 使用哪一個或兩個取決於設計師的愛好和系統的要求. 完整無變形. 長線路上的負載不會影響驅動長線路的驅動門的傳輸延遲時間, 也不會影響訊號邊緣速度, 但會新增訊號沿長線路的傳輸延遲時間. 當駕駛大型風扇時當外出時, 負荷可以通過支線短線沿線路分佈, 而不是像串聯終端那樣必須聚合線路負載的終端. 串聯終止方法使電路能够驅動多條並聯負載線. 負載引起的延遲時間增量約為相應並聯端接線路的兩倍, 而短線降低了邊緣速度，並由於電容負載新增了驅動門延遲時間. 然而, 串聯端接線路的串擾高於並聯端接線路。主要原因是沿串聯端接接線傳輸的訊號振幅僅為邏輯擺幅的一半, 囙此，開關電流僅為並聯端接開關電流的一半, 訊號能量很小. 串擾也很小 PCB板.