PCB部落格 - DSP高速PCB板的抗干擾設計

With 這個 wide application of DSP (Digital Signal Processor), 一種高速信號處理系統的設計 PCB電路板 基於DSP的設計尤為重要. 在DSP系統中, DSP微處理器的工作頻率可高達數百MHz, 和它的復位線, 中斷線和控制線, 集成電路開關, 高精度A/D轉換電路, 而含有弱類比信號的電路都很容易受到干擾； 囙此，設計和開發穩定可靠的DSP系統, 抗干擾設計非常重要. 干擾, 或干擾能量, 使接收器處於不期望的狀態. There are two types of 干擾: direct (coupling via conductors, 共阻抗, 等.) and indirect (coupling via crosstalk or radiation). 許多電發射源, 例如光, 馬達, 和螢光燈, 會引起干擾, and there are three necessary ways for electromagnetic interference (EMI) to have an impact, 即, 干擾源, 傳播途徑, 以及干擾受體. 它只需要切斷其中一個. 電磁干擾問題.

1.DSP系統中干擾產生的分析

為了使DSP系統穩定可靠，必須從各個方面消除干擾，即使不能完全消除，也應盡可能减少干擾。 對於DSP系統，主要干擾來自以下方面：

1）輸入和輸出通道干擾。 這意味著干擾通過前向通道和後向通道進入系統，如DSP系統的資料獲取連結，干擾通過感測器疊加在訊號上，新增了資料獲取的誤差。 在輸出連結中，干擾會新增輸出數據錯誤，甚至完全錯誤，導致系統崩潰。 合理使用光耦器件，减少輸入輸出通道的干擾。 對於感測器和DSP主系統的干擾，可以使用電力隔離來引入正干擾。

2.）電力系統的干擾。 整個DSP系統的主要干擾源。 當電源向系統供電時，也會給電源新增雜訊，囙此在設計功率晶片電路時，必須將電源線去耦。

3）空間輻射耦合干擾。 通過輻射的耦合通常被稱為串擾。 當電流流過導線時，會發生串擾，導致電磁場在相鄰導線中感應瞬態電流，導致相鄰訊號失真甚至錯誤。 串擾的强度取決於設備、導線的幾何形狀和間隔距離。 在DSP佈線中，訊號線與地線之間的距離越大，越接近地線，越能有效地减少串擾。

2. 設計 PCB板 for the cause of the interference

以下給出了如何减少DSP系統PCB板製造過程中各種干擾的方法。

2.1多層板的層壓設計

在DSP高速數位電路中，為了提高訊號質量，降低佈線難度，新增系統的EMC，通常採用多層板的堆疊設計。 堆疊設計可以提供短的返回路徑，减少耦合面積，並抑制差模干擾。 在堆疊設計中，分配專用電源和接地平面，並且接地和電源平面緊密耦合以抑制共模干擾（使用相鄰平面來降低電源平面交流阻抗）。 頂層下方有一個電源層，組件的電源引脚可以直接連接到電源，而無需穿過接地平面。 關鍵訊號選擇在底層（底層），以便重要訊號路由空間更大，並且設備盡可能放置在同一層上。 如果沒有必要，不要使用兩層零件製作電路板，這將新增組裝時間和組裝複雜性。 例如頂層，只有當頂層組件過於密集時，才將高度有限且發熱量低的器件（如去耦電容器（貼片））放置在底層上。 對於DSP系統，可能需要鋪設大量導線，可以使用堆疊設計在內層佈線。 如果傳統的通孔浪費了大量寶貴的佈線空間，則可以使用盲埋通孔來新增佈線面積。

2.2佈局設計

為了獲得DSP系統的效能，部件的佈局非常重要。 首先放置DSP、閃存、SRAM和CPLD設備，這些設備應仔細考慮路由空間，然後根據功能獨立的原則放置其他IC，並考慮I/O埠的放置。 結合上述佈局考慮PCB板的尺寸：如果尺寸太大，印刷線路太長，阻抗新增，抗雜訊能力降低，製造板的成本也會新增； 如果PCB板太小，散熱會很差，空間有限，相鄰線路容易受到干擾。 囙此，應根據實際需要選擇設備，並根據佈線空間粗略計算PCB的尺寸。 在佈置DSP系統時，應特別注意以下組件的放置。

1）高速訊號佈局：在整個DSP系統中，主要高速數位信號線位於DSP、閃存和SRAM之間，囙此設備之間的距離應盡可能近，連接應盡可能短，並直接連接。 囙此，為了减少傳輸線對訊號質量的影響，高速訊號跡線應盡可能短。 還需要考慮的是，許多速度為幾百MHz的DSP晶片需要蛇形纏繞。 這將在下麵的接線中突出顯示。

2）數模設備佈局：大多數DSP系統不是單功能電路，並且使用了大量的數位設備和CMO的數模混合設備，囙此數位/類比設備應單獨佈局。 類比信號設備應盡可能集中，以便類比地可以在整個數位地的中間繪製屬於類比信號的獨立區域，以避免數位信號與類比信號的干擾。 一些數模混合設備，如D/A轉換器，傳統上被視為類比設備，並放置在類比地上，並向其提供數位環路，以便將數位雜訊迴響到信號源以减少數位雜訊。 對類比接地的影響。

3）時鐘佈局：對於時鐘、晶片選擇和匯流排訊號，應盡可能遠離I/O線和連接器。 DSP系統的時鐘輸入容易受到干擾，其處理非常關鍵。 始終使時鐘發生器盡可能靠近DSP晶片，並使時鐘線盡可能短。 時鐘晶體振盪器的外殼接地。

4）去耦佈局：為了减少集成電路晶片電源上電壓的暫態過沖，在集成電路晶片上新增了去耦電容器，可以有效消除毛刺對電源的影響，减少PCB板上的功率回路。 反射 添加去耦電容器可以繞過集成電路器件的高頻雜訊，還可以用作存儲電容器，以在切換集成電路的柵極時提供和吸收充電和放電能量。 在DSP系統中，去耦電容器放置在每個集成電路上，如DSP、SRAM、閃存等，並添加在每個電源和晶片接地之間，應特別注意盡可能靠近電源端和IC的去耦電容。 脚的一部分。 確保從電源端（電源端）到IC的電流純度，並盡可能减少雜訊路徑。 處理電容器時，使用大通孔或多通孔，通孔和電容器之間的連接應盡可能短且厚。 當兩個通孔相隔很遠時，路徑太大，這是不好的； 去耦電容器的兩個通孔越近越好，囙此雜訊可以通過短路徑到達地面。 此外，在電源輸入或電池供電處添加高頻電容器是非常有益的。 在正常情况下，去耦電容器的值不是很嚴格。 通常，根據C=l/計算，即，當頻率為10 MHz時，取0.1μF的電容器。

5）電源佈局：在開發DSP系統時，需要仔細考慮電源。 由於一些功率晶片產生大量熱量，囙此應將其優先放置在有利於散熱的位置，並與其他組件隔開一定距離。 散熱可以通過添加散熱器或在裝置下方放置銅來實現。 小心不要將加熱組件放置在顯影板的底層。

6）其他注意事項：對於DSP系統的其他組件的佈局，應盡可能考慮易於焊接、易於調試和美觀的要求。 例如，電位計、可調電感線圈、可變電容器和DIP開關等可調裝置應與整體結構結合放置。 對於超過15g的設備，應新增固定支架，然後進行焊接，特別注意PCB板的定位孔和固定支架所佔據的位置。 PCB板邊緣上的元件與PCB板邊緣之間的距離一般不小於2mm，PCB板為矩形，縱橫比為3:2或4； 3.

2.3接線設計

綜合考慮DSP系統抗干擾能力的提高和佈局EMC能力的增强，佈線時必須採取一些措施和技巧。

1）DSP佈線：佈線通常從設備開始，並圍繞設備擴展。 對於封裝在PQFP（塑膠四平面封裝）或BGA（BaIl栅格陣列）中的器件，如DSP，應根據SRAM、閃存和CPLD的佈局位置大致確定佈線方向，引脚應扇出。 扇出對於QFP和BGA型器件尤其重要。 在佈線開始時，扇出BGA型器件的引脚可以節省後續佈線的時間，並提高佈線的質量和效率。 佈線時，合理使用EDA工具的功能，如電源PCB板的動態佈線，以規劃空間。 使用動態時，此功能將自動將線間距保持在規則範圍內，而不會浪費空間，减少後續修改，並提高佈線的質量和效率。 對於高速DSP，還應注意串擾和延遲調諧路由處理。 蛇行處理可以確保訊號的完整性和高速訊號參攷平面的連續性。 當需要劃分平面時，小心不要讓高速線穿過不連續平面； 如果必須交叉，則在平面上添加電容器。 當訊號線（跡線）間隔為訊號線寬度的三倍時，訊號之間相互串擾（耦合）的概率僅為約25%，囙此可以滿足抗電磁干擾（EMI）要求。 囙此，對於高速訊號線，如CLK和SRAM，請記住遠離其旁邊的訊號線超過3倍的寬度。 當調整長度，即蛇形軌跡時，線和線的寬度應大於訊號線寬度的3倍，包括其自身的訊號線，其寬度也是訊號線的3倍。 線寬為5密耳，繞組內部的距離為15密耳，大於或等於線寬的3倍。

2）時鐘佈線：對於時鐘訊號，儘量使其他訊號的佈線距離大，確保距離大於線寬的4倍，不得在時鐘（部件）下方佈線； 對於類比電壓輸入線，參攷電壓端子和I/O訊號線盡可能遠離時鐘。

3）處理系統電源：電源是系統的重要組成部分。 在PCB板的堆疊設計中分配了單獨的電源層，但由於DSP系統具有多種數位和類比設備，囙此也使用了多種電源，囙此電源層被劃分為具有相同電源特性的設備。 分為同一區域，可以連接到附近的電源平面。 然而，在分割時應特別注意使參攷功率平面的訊號連續。 實驗證明，可以保證通過40密耳線寬的電流為1A； 對於過孔L，1A電流可通過16密耳的鑽孔直徑，囙此對於DSP系統，電源線可大於20密耳。 對於電力線上的電磁輻射防護，請注意以下幾點：使用旁路電容器限制電路板上的交流電流洩漏； 將共模扼流線圈串聯連接在電力線上，以抑制流過線路的共模電流； 接線靠近减少磁輻射面積。

4）接地處理：在所有EMC問題中，主要問題是接地不當。 地線處理的質量直接影響系統的穩定性和可靠性。 接地具有以下功能：降低輸出線上的共模電壓VCM； 降低對靜電（ESD）的敏感性； 减少電磁輻射。 高頻數位電路和低頻類比電路的接地回路不能混合，數位/類比接地必須分開，因為當數位電路在高電位和低電位之間切換時，電源和接地中會產生雜訊； 如果不分離接地平面，類比信號仍然是接地雜訊。 干擾 囙此，高頻訊號應採用多點串聯接地，接地線應盡可能加粗和縮短，以便除降低電壓降外，更重要的是降低耦合雜訊。 但對於一個系統，無論如何劃分，只有一個最終接地，但放電路徑不同。 囙此，數位接地和類比接地通過磁珠或0N電阻器連接在一起，以消除混合訊號的干擾。 劃分接地平面時，必須保證參攷平面的連續性。 對於數位/類比共存的PCB板，如果類比信號線較遠，則儘量使參攷回路也類比接地。 這意味著應沿接地層中類比信號的路徑切割類比接地，以使其參攷類比接地以確保其參攷平面的連續性。

5) Other precautions: During wiring, 導線的角一般不應形成90°折疊線，以减少高頻訊號的外部發射耦合. 在PCB上敷設銅時, 儘量避免使用大面積的銅箔, 否則, 銅箔在長時間加熱後容易脫落； 當必須使用大面積銅箔時, 它可以被網格代替, 這有利於消除銅箔和基板. 粘合劑被加熱以產生揮發性氣體. The copper foil laid on the penetrating part feet (DIPPIN) is also treated with thermal pads; virtual soldering should be avoided to improve the yield. The input and output sidelines should be avoided to be adjacent to each other to avoid 反射 interference; if necessary, 新增接地線隔離. 相鄰兩層的佈線應相互垂直, 並且易於產生並聯耦合. 對於 I/O, 可以劃分各個參照平面的不同區域, 所以，不同的我/O訊號不會相互干擾 PCB板.