精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB新聞

PCB新聞 - PCB設計中的電源雜訊對策

PCB新聞

PCB新聞 - PCB設計中的電源雜訊對策

PCB設計中的電源雜訊對策

2021-11-09
View:770
Author:Kavie

電源固有阻抗引起的分佈式雜訊. 在裡面 高頻PCB, 電源雜訊對高頻訊號的影響較大. 因此, 首先需要低雜訊電源. 清潔的地面與清潔的電源同樣重要; 共模場干擾. 指電源和地面之間的雜訊. 它是由受干擾電路和某個電源的公共參攷面形成的回路引起的共模電壓引起的干擾. 其值取決於相對電場和磁場. 力量取決於力量.



印刷電路板

在裡面 高頻PCB板, 一種更重要的干擾類型是電源雜訊. 通過系統分析電源雜訊的特點和產生原因 高頻PCB板, 結合工程應用, 提出了一些非常有效和簡單的解決方案.

電源雜訊分析

電源雜訊是指電源本身產生的或由干擾引起的雜訊。 干擾表現在以下幾個方面:

1)電源本身固有阻抗引起的分佈式雜訊。 在高頻電路中,電源雜訊對高頻訊號的影響較大。 囙此,首先需要低雜訊電源。 清潔的地面和清潔的電源一樣重要。

理想的, 電源沒有阻抗, 所以沒有譟音. 然而, 實際電源具有一定的阻抗, 阻抗分佈在整個電源上. 因此, 雜訊也會疊加在電源上. 因此, 應盡可能降低電源阻抗, 最好有一個專用的電源層和接地層. 在裡面 高頻電路設計, 通常,以層的形式設計電源比以匯流排的形式設計電源更好, 囙此,回路始終可以沿著阻抗最小的路徑運行. 此外, 電源板還必須為網絡上所有生成和接收的訊號提供訊號回路 PCB板, 使訊號回路最小化, 從而降低噪音.

2)共模場干擾。 指電源和地面之間的雜訊。 它是由被干擾電路和某個電源的公共參攷面形成的回路引起的共模電壓引起的干擾。 其值取決於相對電場和磁場。 力量取決於力量。

在該通道上,集成電路的下降將導致串聯電流回路中的共模電壓,這將影響接收部分。 如果磁場占主導地位,則串聯接地回路中產生的共模電壓值為:

Vcm=-(B/t)*S(1)

在公式(1)中,“B”是磁通密度的變化,Wb/m2; S是面積,m2。

如果是電磁場,當其電場值已知時,其感應電壓為:

Vcm=(L*h*F*E/48)(2)

等式(2)通常適用於L=150/F或更小,其中F是電磁波的頻率,組織為MHz。

如果超過該限制,最大感應電壓的計算可以簡化為:

Vcm=2*h*E(3)

3)差模場干擾。 指電源與輸入和輸出電源線之間的干擾。 在實際的PCB設計中,作者發現其在電源雜訊中所占的比例很小,囙此沒有必要在這裡討論。

4)線路間干擾。 指電源線之間的干擾。 當兩個不同並聯電路之間存在互感C和互感M1-2時,如果干擾源電路中存在電壓VC和電流IC,則會出現被干擾電路:

a、通過電容阻抗耦合的電壓為

Vcm=Rv*C1-2*Vc/t(4)

在公式(4)中,Rv是受干擾電路的近端電阻和遠端電阻的並聯值。

b、通過電感耦合的串聯電阻

V=M1-2*Ic/t(5)

如果干擾源中存在共模雜訊,則線對線干擾通常採用共模和差模的形式。

5)電力線耦合。 指交流或直流電源線受到電磁干擾後,電源線將干擾傳輸到其他設備的現象。 這是電源雜訊對高頻電路的間接干擾。 應注意的是,電源的雜訊不一定由自身產生,也可能是由外部干擾引起的雜訊,然後將該雜訊與自身產生的雜訊(輻射或傳導)疊加,以干擾其他電路或設備。

消除電源雜訊干擾的對策

鑒於上述分析的電源雜訊干擾的不同表現形式和原因,可以有針對性地破壞其發生的條件,並有效抑制電源雜訊的干擾。 解決方案包括:

1)注意板上的通孔。 通孔需要在功率層上蝕刻開口,以留出通孔穿過的空間。 如果功率層的開口過大,必然會影響訊號環路,訊號將被迫旁路,環路面積將新增,雜訊將新增。 同時,如果一些訊號線集中在開口附近並共亯該環路,則公共阻抗將導致串擾。

2)連接線需要足够的地線。 每個訊號都需要有自己的專用訊號環路,並且訊號和環路的環路面積盡可能小,也就是說,訊號和環路必須平行。

3)放置電源雜訊濾波器。 它可以有效地抑制電源內部的雜訊,提高系統的抗干擾性和安全性。 它是一種雙向射頻濾波器,不僅可以濾除從電源線引入的雜訊干擾(防止來自其他設備的干擾),還可以濾除自身產生的雜訊(避免與其他設備的干擾),並干擾串列模式共模。 兩者都有抑制作用。

4)電源隔離變壓器。 將訊號電纜的電源回路或共模接地回路分開,可以有效隔離高頻產生的共模回路電流。

5)電源調節器。 重新獲得更清潔的電源可以大大降低電源的雜訊級。

6)接線。 電源的輸入和輸出線不應鋪設在電介質板的邊緣,否則容易產生輻射並干擾其他電路或設備。

7)單獨的類比和數位電源。 高頻設備通常對數位雜訊非常敏感,囙此應在電源入口處將兩者分離並連接在一起。 如果訊號需要跨越類比和數位部分,可以在訊號跨度處放置回路,以减少回路面積。 如圖4所示。

8)避免不同層之間的獨立電源重疊。 儘量錯開它們,否則電源雜訊很容易通過寄生電容耦合。

9)隔離敏感部件。 一些組件,如鎖相環(PLL),對電源雜訊非常敏感。 使其盡可能遠離電源。

10)放置電源線。 為了减少訊號環路,可以通過將電源線放置在訊號線的邊緣來减少雜訊。

11)為了防止電源雜訊干擾電路板和電源上的外部干擾引起的累積雜訊,可以在干擾路徑中將旁路電容器連接到地面(輻射除外),以便將雜訊旁路到地面,以避免干擾其他設備和裝置。

總之

電源雜訊直接或間接由電源產生,並干擾電路。 在抑制其對電路的影響時,應遵循一般原則。 一方面,應盡可能防止電源雜訊。 另一方面,電路的影響也應將外部或電路對電源的影響降至最低,以免惡化電源的雜訊。