PCB新聞 - 高速數位PCB打樣系統的PCB板解決方案

一般來說，當訊號互連延遲大於邊緣訊號翻轉閾值時間的20%時，板上的訊號線會表現出傳輸線效應，即連接不再是顯示集總參數的簡單導線。 效能，但顯示出分佈參數的影響，這種設計是一種高速設計。 在高速數位系統的設計中，設計者必須解决寄生參數引起的偽翻轉和訊號失真問題，即時序和信號完整性問題。 現時，這也是高速電路設計者必須解决的瓶頸問題。

PCB打樣是由傳統物理規則驅動的

我們可以發現，在傳統的高速電路設計中，電力規則設定和物理規則設定是分開的。 這帶來了以下缺點：在設計的早期階段，工程師不得不花費大量精力進行詳細的前端和後端（即邏輯建立物理實現）分析，以規劃滿足電力要求的物理佈線策略。 高速效應是一個複雜的課題，僅僅通過控制佈線長度和平行線無法達到預期的效果。 設計師不可避免地會面臨這樣的困境。 帶有虛假組件的物理規則不適用於實際佈線。他必須反復修改規則，使其具有實用價值。 接線完成後，可以使用後驗證工具進行分析。 但如果發現問題，工程師必須返回設計並調整結構或規則。 這是一個迴圈冗餘過程。 這將不可避免地影響上市時間。 當設計中只有幾個或幾十個關鍵線網時，物理規則驅動可以很好地完成設計任務； 但是當設計中有數百甚至數千個線網時，物理規則驅動的方法是根本無法執行設計任務的。 電子技術的發展要求出現新的方法和工具來解决設計面臨的瓶頸問題。 為了解决物理規則驅動的高速設計的缺點，業內有識之士從事高速數位電路設計EDA工具的開發，三年前提出了實时電力規則驅動的物理佈局的概念。 進行了改革。

PCB打樣的新電力規則驅動：互連綜合

互連綜合是實时電力規則驅動方法的一個典型術語。 也就是說，在物理佈局和佈線過程中，互連合成器根據電力規則的約束進行實时分析，選取出符合設計者要求的佈線策略，使設計一次成功。這種方法通過互連和綜合準確地綜合了電力要求和物理實現，從根本上消除了物理規則驅動方法的缺陷。

PCB打樣互連的集成過程如下：

在工具中輸入雜訊約束和時序約束規則； 時序控制佈局，以滿足時序約束要求； 執行信號完整性預優化； 板級集成，以確保關鍵線路網絡滿足電力要求； 完成普通鐵絲網的佈線； 佈線的全面優化。電力規則驅動方法可以在設計佈局之前有效地評估質量，檢測訊號失真，確定匹配的網絡拓撲結構和適當的端子匹配結構和電阻。 佈局完成後，可以進行後驗證，並使用軟件示波器直觀地檢查波形。 此時發現的時序和失真問題可以通過路由綜合優化功能來解决。

PCB打樣金工具組合及設計工藝

現在，許多EDA製造商可以為高速系統PCB設計提供EDA工具，幫助用戶有效地提高設計質量，縮短該領域的設計週期。 應用電力規則驅動方法的EDA系統板級工具中最具代表性的是美國MentorGraphics的ICX套裝軟體。 它是最早提出互聯與綜合概念的，也是業內最成熟的工具組合。 該套裝軟體具有當前業界流行的隨插即用功能，可以集成到許多製造商的PCB經典EDA設計過程中。