PCB新聞 - 如何選擇合適的PCB設計工具

本文將解釋 PCB設計 以及在評估 PCB設計 工具作為 PCB設計呃.

以下是PCB設計師必須考慮並將影響其決策的因素：

1、產品功能

A、籠蓋所需的基本功能包括：

A、原理圖和PCB佈局之間的互動

B、佈線功能，如自動扇出佈線、推拉等，以及基於設計規則約束的佈線能力

C、精確的DRC檢查器

B、當公司從事更複雜的設計時陞級產品功能的能力

A、HDI（高密度互連）介面

B、靈活的設計

C、嵌入式無源元件

D、射頻（RF）設計

E、自動腳本誕生

F、拓撲佈局和佈線

G、可製造性（DFF）、可測試性（DFT）、可生產性（DFM）等。

C、其他產品可以執行類比模擬、數位模擬、模數混合訊號模擬、高速訊號模擬和射頻模擬

D、具有易於創建和管理的中央組件庫

2、一個在科技上處於行業領先地位、比其他製造商付出更多努力的好合作夥伴，可以幫助您在最短的時間內設計出具有最大功效和領先科技的產品

3、在上述因素中，價格應該是最重要的考慮因素。 更需要注意的是投資回報率！

在PCB評估中有許多因素需要考慮。 設計師正在尋找的開發工具的類型取決於他們所從事的設計工作的複雜性。 由於系統變得越來越複雜，物理佈線和電力元件放置的控制已發展到非常廣泛的範圍，囙此有必要在設計過程中為樞軸路徑設定約束前提。 然而，過多的設計約束限制了設計的靈活性。 設計師必須很好地理解他們的設計及其規則，以便他們知道何時使用這些規則。

它從前到後展示了一個典型的集成系統設計。 它從設計定義（原理圖輸入）開始，與約束編碼緊密結合。 在約束編碼中，設計者可以定義物理約束和電力約束。 將在網絡驗證驅動模擬器佈局前後分析電力約束。 仔細看一下設計定義，它還與FPGA/PCB集成有關。 FPGA/PCB集成的目的是提供雙向集成、資料管理以及在FPGA和PCB之間執行合作設計的能力。

在佈局階段輸入與設計定義期間相同的物理實現約束規則。 這降低了從檔案到佈局出錯的概率。 引脚交換、邏輯門交換，甚至輸入輸出介面組（IO_Bank）交換都需要返回到設計定義階段進行更新，囙此每個連結的設計都是同步的。

在評估期間，設計師必須捫心自問：什麼尺度對他們至關重要？

讓我們看看一些趨勢，這些趨勢迫使設計師審查其現有的開發工具功能，並開始訂購一些新功能：

1.RF設計

對於射頻設計，射頻電路應直接設計為系統原理圖和系統板佈局，而不是在單獨的環境中用於後續轉換。 射頻模擬環境的所有模擬、調諧和優化功能仍然是必要的，但模擬環境可以接受比“真實”設計更多的原始數據。 囙此，資料模型之間的差异和由此產生的設計轉換問題將消失。 首先，設計者可以直接在系統設計和射頻模擬之間進行互動； 其次，如果設計人員執行大規模或相當複雜的射頻設計，他們可能希望將電路類比任務分配到並行運行的多個計算平臺，或者他們希望將由多個模塊組成的設計中的每個電路發送到各自的模擬器，從而减少類比時間。

2.HDI

“電晶體複雜性和邏輯門總量的新增要求集成電路具有更多的管脚和更細的管脚間距。如今，在管脚間距為1mm的BGA設備上設計2000多個管脚是非常常見的，更不用說在管脚間距為0.65mm的設備上安排296個管脚了。需要越來越快的上升時間和信號完整性（SI） 需要更多的電源和接地引脚，囙此需要在多層板中佔據更多層，從而驅動高水准的微孔。 對HDI科技的需求。

HDI是為滿足上述需求而開發的一種互連科技。 微通孔和超薄電介質、更細的記錄道和更小的線間距是HDI科技的主要特點。

3. 剛柔PCB

為了設計一個 剛柔PCB, 必須考慮影響裝配過程的所有因素. 設計者不能簡單地設計 剛柔PCB 像一個剛性PCB, 就像 剛柔PCB 只不過是另一個剛性PCB. 他們必須管理設計的彎曲區域，以確保設計點不會因彎曲表面的應力而導致導線斷裂和剝離. 還有許多機械因素需要考慮, 例如最小彎曲半徑, 電介質厚度和類型, 金屬板重量, 鍍銅, 電路總厚度, 層數, 彎曲段數量.

瞭解剛柔設計，並决定您的產品是否允許您創建剛柔設計。

4、包裝

現代產品功能日益複雜，需要相應新增無源元件的數量，這主要體現在低功率、高頻應用中去耦電容器和終端匹配電阻器數量的新增。 雖然被動表面貼裝器件的封裝在幾年後大幅收縮，但在試圖達到最大密度時，結果仍然相同。 印刷元件科技使多晶片元件（MCM）和混合元件向今天可以直接用作嵌入式無源元件的SiP和PCB過渡。 在改造過程中，採用了最新的組裝科技。 例如，在分層結構中包含電阻資料層，並在uBGA封裝下直接使用串聯端接電阻器，大大提高了電路的效能。 現在，可以高精度設計嵌入式無源元件，從而消除了雷射清洗焊縫的額外加工步驟。 無線組件也朝著改善直接在基板中集成的方向發展。

5、信號完整性規劃

近年來，與用於串並轉換或串列互連的並行匯流排結構和差分對結構相關的新技術不斷改進。 並行匯流排和串並轉換設計中遇到的典型設計問題類型。 並行匯流排設計的局限性在於系統時序變化，例如時鐘偏移和傳播延遲。 由於時鐘在整個匯流排寬度上傾斜，囙此時序約束的設計仍然很困難。 新增時鐘頻率只會使問題變得更糟。

另一方面，差分對結構在硬體級別使用可交換的點到點連接來實現串列通信。 通常，它通過單向串列“通道”傳輸數據，該通道可以疊加為1、2、4、8、16和32寬度配寘。 每個通道承載一個位元組的數據，囙此匯流排可以處理從8位元組到256位元組的數據寬度，並且可以通過使用某種形式的錯誤檢測科技來保持數據完整性。 然而，由於資料傳輸率高，出現了其他設計問題。 高頻時鐘恢復成為系統的負擔。 由於時鐘需要快速鎖定輸入資料流程，並且為了提高電路的抗抖動效能，有必要减少週期間的抖動。 電源雜訊也給設計師帶來了額外的問題。 這種雜訊新增了嚴重抖動的可能性，這將使眼睛更難睜開。 另一個挑戰是降低共模雜訊並解决由IC封裝、PCB板、電纜和連接器的損耗效應引起的問題。

看起來很容易得到一個 PCB板 可以處理佈局的工具； 但至關重要的是，要有一個工具，不僅能滿足佈局，而且能解决您的迫切需要.