PCB新聞 - 電子設計中PCB設計的SI模型

在電子設計中，有許多模型可以用於PCB板級信號完整性分析。 其中三種最常用的是SPICE、IBIS和Verilog-A。

a.SPICE模型

SPICE是一款功能强大的通用類比電路模擬器。 現時SPICE模型已廣泛應用於電子設計中，並衍生出兩個主要版本：HSPICE和PSPICE。 HSPICE主要用於積體電路設計，而PSPICE主要用於PCB板和系統級設計。

SPICE模型由兩部分組成：模型方程和模型參數。 由於提供了模型方程，SPICE模型和模擬器的算灋可以非常緊密地聯系在一起，可以獲得更好的分析效率和分析結果。

當使用SPICE模型在PCB板級執行SI分析時，積體電路設計者和製造商需要提供集成電路I/O單元子電路的SPICE模型和電晶體特性的製造參數的詳細和準確的描述。 由於這些資料通常屬於設計者和製造商的知識產權和機密性，只有少數電晶體製造商會在提供晶片產品的同時提供相應的SPICE型號。

SPICE模型的分析精度主要取決於模型參數的來源（即數據的準確性）和模型方程的適用範圍。 模型方程與各種數位模擬器的組合也可能影響分析的準確性。 此外，PCB板級SPICE模型具有大量的模擬計算，並且分析相對耗時。

b.IBIS模型

IBIS模型最初由英特爾公司專門為PCB板級和系統級數位信號完整性分析而開發。 它現在由IBIS開放論壇管理，並已成為官方行業標準（EIA/ANSI 656-A）。

IBIS模型使用I/V和V/T錶來描述數位積體電路I/O單元和引脚的特性。 由於IBIS模型不需要描述I/O單元的內部設計和電晶體製造參數，囙此受到電晶體製造商的歡迎和支持。 現在所有主要的數位積體電路製造商都可以在提供晶片的同時提供相應的IBIS型號。

IBIS模型的分析精度主要取決於I/V和V/T錶中數據點的數量以及數據的準確性。 由於基於IBIS模型的PCB板級類比使用錶查找計算，囙此計算量較小，通常僅為相應SPICE模型的1/10至1/100。

c.Verilog AMS模型和VHDL-AMS模型

Verilog AMS和VHDL-AMS出現不到4年，是一種新的標準。 作為硬體行為級建模語言，Verilog AMS和VHDL-AMS分別是Verilog和VHDL的超集，而Verilog-A是Verilog AMS的子集。

與SPICE和IBIS模型不同，在AMS語言中，由用戶編寫描述組件行為的方程。 與IBIS模型類似，AMS建模語言是一種獨立的模型格式，可用於許多不同類型的類比工具。 AMS方程也可以寫在許多不同的級別：電晶體級別、I/O單元級別、I/O儲存格組等。

由於Verilog AMS和VHDL-AMS是新標準，到目前為止，只有少數電晶體製造商能够提供AMS模型，並且能够支持AMS的模擬器比SPICE和IBIS更少。 然而，AMS模型在PCB板級信號完整性分析中的可行性和計算精度並不低於SPICE和IBIS模型。

以上就是對PCB設計SI模型的介紹。 Ipcb還提供給PCB製造商和PCB製造技術。