PCB新聞 - 電路設計中的八個誤區

現象1: PCB設計 該板要求不高, 囙此，使用較薄的線並自動排列它.
評論：自動佈線不可避免地會佔用更大的空間 PCB板 地區, 同時，它將產生比手動佈線多得多的過孔. 在大批量產品中, 影響 PCB製造商 考慮降低價格的是線路寬度和天橋, 除了商業因素. 孔的數量, 這分別影響PCB的產量和鑽頭的消耗量, 節省供應商成本, 並找到降價的原因.

現象2：這些匯流排訊號都是由電阻拉的，所以我感到放心。

評論：需要上下拉動訊號的原因有很多，但並非所有原因都需要拉動。 上拉和下拉電阻器拉動一個簡單的輸入信號，電流小於幾十微安，但當拉動驅動訊號時，電流將達到毫安培級。 當前系統通常每個都有32比特地址數據，如果拔出244/245隔離匯流排和其他訊號，這些電阻器上可能會消耗幾瓦的功耗。

現象3：如何處理CPU和FPGA的這些未使用的輸入/輸出埠？ 先把它留空，以後再談。

注釋：如果未使用的輸入/輸出埠保持浮動，則由於外界的干擾，它可能會成為一個重複振盪的輸入信號，MOS器件的功耗基本上取決於柵極電路的翻轉次數。 如果上拉，每個引脚也將有微安電流，囙此最好的方法是將其設定為輸出（當然，沒有其他驅動訊號可以連接到外部）

現象4：這個FPGA中還有很多門，所以你可以隨心所欲地玩。

注釋：FGPA的功耗與使用的觸發器數量和觸發器數量成正比。 囙此，同一類型FPGA在不同電路和不同時間的功耗可能相差100倍。 最小化高速翻轉的觸發器數量是降低FPGA功耗的根本途徑。

現象5：這些小晶片的功耗非常低，囙此沒有必要考慮。

注釋：很難確定不太複雜的內部晶片的功耗。 它主要由引脚上的電流决定。 ABT16244在沒有負載的情况下消耗小於1 mA，但其指示器是每個引脚。 它可以驅動60 mA的負載（例如匹配幾十歐姆的電阻），也就是說，全負載的最大功耗可以達到60*16=960mA。 當然，只有電源電流這麼大，熱量落在負載上。

現象6：記憶體有如此多的控制訊號。 我的董事會只需要使用OE和WE訊號。 晶片選擇應接地，以便在讀取操作期間更快地輸出數據。

注釋：當晶片選擇有效時（無論OE和WE），大多數記憶體的功耗將比晶片選擇無效時大100倍以上。 囙此，應盡可能使用CS控制晶片，並盡可能滿足其他要求。 可以縮短晶片選擇脈衝的寬度。

現象7：為什麼這些訊號過沖？ 只要比賽打得好，就可以被淘汰。

備註：除少數特定訊號（如100BASE-T、CML）外，還有過沖。 只要它們不是很大，就不一定需要匹配。 即使它們匹配，也不一定匹配最好的。 例如，TTL的輸出阻抗小於50歐姆，有些甚至小於20歐姆。 如果使用如此大的匹配電阻，電流將非常大，功耗將無法接受，並且訊號幅值將太小，無法使用。 此外，當輸出高電平和輸出低電平時，一般訊號的輸出阻抗不相同，並且無法實現完全匹配。 囙此，只要實現過沖，TTL、LVDS、422和其他訊號的匹配是可以接受的。

現象8：降低功耗是硬體人員的問題，與軟件無關。

評論：硬體只是一個舞臺，但軟件是表演者。 匯流排上幾乎每個晶片的訪問和每個訊號的翻轉幾乎都由軟件控制。 如果軟件可以减少對外部記憶體的訪問次數（使用更多寄存器變數，更多地使用內部緩存等），及時響應中斷（中斷通常是低電平有源的，帶有上拉電阻器）以及針對特定板的其他特定措施，將大大有助於降低功耗。