精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB新聞

PCB新聞 - 高速PCB設計中信號完整性問題的原因及解決方法

PCB新聞

PCB新聞 - 高速PCB設計中信號完整性問題的原因及解決方法

高速PCB設計中信號完整性問題的原因及解決方法

2021-09-18
View:765
Author:Aure

隨著電晶體科技和深壓微米科技的不斷發展, 集成電路的開關速度從幾十兆赫提高到幾百兆赫, 甚至達到了幾GHz. 在裡面 高速PCB 設計, 工程師經常遇到信號完整性問題,例如錯誤觸發, 阻尼振盪, 超過, 欠調和串擾. 在本文中, 其形成原因, 討論了在Allegro中使用IBIS模擬方法的計算方法以及如何解决這些問題.

1信號完整性定義

信號完整性(SI)是指訊號線上訊號的質量。 信號完整性差不是由單一因素造成的,而是由板級設計中的多個因素組合造成的。 信號完整性的原因

破壞包括反射、振鈴、地面反彈、串擾等。隨著訊號頻率的新增,信號完整性已成為高速PCB工程師關注的焦點。

PCB板

2反射

2.1反射形成與計算

傳輸線上的阻抗不連續會導致訊號被反射,當電源和負載阻抗不匹配時,負載會將部分電壓反射回電源。 差動線路傳輸解决了許多問題。

什麼是差分訊號? 簡單地說,驅動器發送兩個等效和反向訊號,接收器比較兩個電壓之間的差值,以確定邏輯狀態是“0”還是“1”。 攜帶差分訊號的一對線稱為差分線。 差動線路阻抗如何計算? 各種差分訊號的阻抗都不一樣,如USB D+D,差分線阻抗為90ohm,1394差分線為110ohm,請先看規格或相關資訊。 現在有很多阻抗計算工具,如Polar SI9000,影響差分阻抗線寬的因素、差分線間距、介電常數、介電厚度(差分線與參攷面之間的介電厚度),一般通過調整差分線間距和線寬來控制差分阻抗。 製作板材時,還應告知製造商控制阻抗的線路。 差分訊號是兩個物理量之差的數值表示。 嚴格地說,所有電壓訊號都是差分的,因為一個電壓只能相對於另一個電壓。 在某些系統中,系統接地用作電壓參考點。 當接地用作電壓量測的參攷時,此訊號規劃稱為單端。 我們使用這個術語是因為訊號由單個導體上的電壓表示。

差分訊號的優點是,由於您控制的是“參攷”電壓,囙此很容易識別小訊號。 在地基單端訊號方案中,量測訊號的值取決於地基系統的一致性。 源和接收器距離越遠,其局部電壓值差异的可能性越大。 從差分訊號恢復的訊號值在很大程度上與“接地”值無關,但在一定範圍內。

差分訊號的第二個好處是它們對外部電磁干擾(EMI)高度免疫。 干擾源幾乎以相同的程度影響差分訊號對的每一端。 由於焊盤中的焊盤邏輯電壓差决定了訊號值,囙此兩條導線上發生的任何相同干擾都將被忽略。 除了對干擾不太敏感外,差分訊號產生的EMI也比單端訊號少。

差分訊號的第3個優點是定時定位。 由於差分訊號的切換變化位於兩個訊號的交叉處,不同於普通單端訊號依賴於高低閾值電壓的判斷,它受過程和溫度的影響較小,可以减少定時誤差,更適合於低幅度訊號的電路。 LVDS(低壓差分訊號)是一種流行的小幅度差分訊號科技。

差异可能不會考慮串擾,因為它們的串擾結果會在接受時抵消。 此外,差异是平衡線,平行只是平衡的一部分。

我認為應該要求差分對的耦合。 對於單線匹配,雖然理論上非常成熟,但實際的PCB線仍有大約5%的誤差(對於一種資料,我自己還沒有做過)。 另一方面,差分線路可以被視為自環系統,或者其兩條訊號線上的訊號是相關的。 松耦合可能會導致來自不同來源的干擾,對於某些介面電路,Allegro訓練差分對的等長是控制線路延遲的一個重要因素。 所以,我認為差分線應該是緊密耦合的。

對於今天的大多數高速PCB,保持良好的耦合是有利的

但我希望您不要將耦合誤認為是差分對的必要條件,這有時會限制設計思路。

在進行高速設計或分析時,我們不僅應該知道大多數人是如何做的,還應該瞭解其他人為什麼這樣做,然後在其他人的經驗基礎上理解和改進,並不斷運用我們的創造性思維。我們認為差分訊號不需要地平面作為回流路徑,或者差分線路為彼此提供回流路徑。 造成這種誤解的原因是表面現象混淆,或者高速訊號傳輸機制不够深入。 差動電路對電源和接地層中可能存在的類似接地彈和其他雜訊訊號不敏感。 地平面偏移部分的返回並不代表一個差分電路沒有返回作為參攷平面的訊號路徑,實際上在訊號流分析上,差分線和常見的單端走線是一致的,高頻訊號的機理總是沿著電路中的電感進行回流, 差分線之間除了存在對地耦合外,彼此之間也存在耦合,以强耦合為主要回流路徑。 在PCB電路設計中,差分佈線之間的耦合通常很小,通常只占耦合度的10~20%,且大部分耦合是對地的,所以差分佈線的主要回流路徑仍然存在於地平面。 當局部平面不連續時,差動接線之間的耦合將在沒有基準面的區域提供主要回流路徑。 雖然基準面的不連續性對差動佈線的影響不如普通單端佈線嚴重,但仍會降低差動訊號的質量並新增EMI,應盡可能避免這種情況。 一些設計師認為,可以移除差分傳輸線的基準面,以抑制差分傳輸中的部分共模訊號,但理論上這種方法並不可取。 如何控制阻抗? 如果不為共模訊號提供接地阻抗回路,勢必會產生EMI輻射,弊大於利。

保持等間距被認為比匹配線長度更重要. 在實際PCB佈線中, 它往往無法滿足差分設計的要求. 由於銷的分佈, 洞, 以及佈線空間等因素, 有必要通過適當的繞組來達到線長匹配的目的, 但其結果不可避免地是,部分差分對不能平行. PCB差分佈線設計的重要規則是匹配線路長度, 其他規則可根據設計要求和實際應用靈活處理.