電路設計 - 高速PCB板設計中的一些串擾問題

在當今飛速發展的電子設計領域, 高速化和小型化已成為設計的必然趨勢. 同時, 訊號頻率新增等因素, 電路板的尺寸越小, 佈線密度的新增, 以及由於層數新增而導致的層間厚度减小, 會導致各種信號完整性問題. 因此, 在設計高速板級時，有必要考慮信號完整性問題, 掌握信號完整性理論, 然後指導和驗證 高速PCBs. 在所有信號完整性問題中, 串擾很常見. 晶片內部可能出現串擾, 或在電路板上, 連接器, 晶片封裝, 和電纜. 本文將分析訊號串擾的原因 高速PCB 電路板設計, 以及抑制和改進的方法.

串擾的產生

串擾是指當訊號在傳輸通道上傳輸時，電磁耦合對相鄰傳輸線的影響。 過多的串擾可能會導致電路錯誤觸發，並導致系統無法正常工作。

變化訊號（例如階躍訊號）沿傳輸線從a傳播到B，並在傳輸線C到D上生成耦合訊號。當變化的訊號返回到穩定的直流電平時，耦合訊號將不再存在。 囙此，串擾只發生在訊號跳頻過程中，訊號變化越快，產生的串擾越大。 串擾可分為電容耦合串擾（由於干擾源的電壓變化，被干擾物體上的感應電流導致電磁干擾）和電感耦合串擾（由於干擾源的電流變化，感應電壓在被干擾物體上感應，從而導致電磁干擾）。 其中，耦合電容產生的串擾訊號在受擾網絡上可分為正向串擾和反向串擾Sc，這兩種訊號具有相同的極性； 耦合電感產生的串擾訊號也分為正向串擾和反向串擾，這兩種訊號具有相反的極性。

電容和互感都與串擾有關，但需要單獨考慮。 當返回路徑為寬均勻平面時，例如電路板上的大多數耦合傳輸線，電容耦合電流和電感耦合電流的量大致相同。 此時，必須準確預測兩者之間的串擾量。 如果並行訊號的介質是固定的，即在帶狀線的情况下，則由耦合電感和電容引起的正向串擾大致相等並相互抵消，囙此只需考慮反向串擾。 如果並行訊號的介質不是固定的，即在微帶線的情况下，隨著並行長度的新增，由耦合電感引起的正向串擾大於由耦合電容器引起的正向串擾。 囙此，內層並行訊號的串擾大於表層。 並行訊號的串擾很小。

串擾的分析與抑制

整個過程 高速PCB 設計包括電路設計等步驟, 晶片選擇, 方案設計, PCB佈局 和路由. 為了减少干擾，有必要在不同的步驟中發現串擾並採取措施加以抑制.

串擾計算

串擾的計算非常困難。 影響串擾訊號幅度的主要因素有3個：記錄道之間的耦合度、記錄道的間距和記錄道的終止。 正向和反向路徑上沿微帶線的電流分佈。 跡線和平面之間（或跡線和跡線之間）的電流分佈為公共阻抗，這將由於電流擴散而導致相互耦合，峰值電流密度位於跡線中心正下方，從跡線開始，兩側迅速向地面衰减。

當軌跡與平面之間的距離較遠時, 正向和返回路徑之間的環路面積新增, 因此 PCB電路板 電感, 與環路面積成比例, 新增. 以下等式描述了使正向和反向電流路徑形成的整個回路電感最小化的最佳電流分佈. 它描述的電流也使訊號軌跡周圍磁場中存儲的總能量最小化.