電路設計 - 如何設計時鐘電路PCB板？

時鐘電路PCB佈線的一般要求如下：

1.由於時鐘線是對EMC影響最大的因素之一，囙此時鐘線上的通孔應該更少； 儘量避免與其他訊號線平行運行，並遠離一般訊號線，避免與訊號線干擾。

2.避免PCB板上的電源，防止電源和時鐘相互干擾。

3.當電路板上使用多個不同頻率的時鐘時，兩條不同頻率的鐘線不能並排運行。 配電網的電路結構如圖8-6所示。該電路使用單個時鐘源，並通過驅動緩衝器將時鐘訊號分配到N個遠程目的地。

蜘蛛形狀的時鐘分佈網絡總是可以分佈的。 蜘蛛形時鐘分佈網絡應注意以下幾點：

1.驅動緩衝電路的總負載為R/N。例如，當使用50μ的傳輸線、兩條腿的蜘蛛網時，驅動器端的總負載是25μ。 能够驅動如此低負載的驅動緩衝裝置並不多。

2.為了驅動更多的“蜘蛛腿”，需要一個更强大的時鐘驅動器。 一種簡單的方法是將兩個或多個驅動器的輸出並聯連接，形成一個高功率驅動器。

3.TTL電路的時鐘訊號所需的總驅動功率是ECL電路的25倍。

分支結構時鐘分配網絡具有分支結構的時鐘分配網絡的電路結構。 該電路使用單個時鐘源，並通過驅動緩衝器和低阻抗時鐘分配線以分支形式將時鐘訊號分配到N個輸入端。 當時鐘訊號通過每個輸入端時，其上升時間被延長，並且還產生了一個小的反射脈衝，沿著線路傳播回源極。

反射脈衝是輸入信號的導數，它會干擾接收。 為了减小反射脈衝的幅度，可以使用以下方法：

1.降低驅動器的上升速度，這可以降低反射脈衝的幅度。 所採用的驅動器的速度可以滿足時鐘偏斜的要求。

2.减少每個分支的電容。 在多分支匯流排中，分支電容與時鐘接收器的輸入電容、連接器的寄生電容以及連接時鐘接收器的PCB跡線的電容有關。

3.降低時鐘分配線的特性阻抗（Zo）。 時鐘分配線的特性阻抗與其幾何結構有關。 50μ時鐘線的靈敏度是20μ時鐘線時鐘支線電容的2.5倍。 降低分佈阻抗有助於防止時鐘漂移受到負載變化的影響。

使用多條時鐘線的源端接結構是一種使用單個時鐘驅動器來驅動兩個源端接的電路。 源端接電路的阻抗是端端接電路阻抗的兩倍，所需的驅動電流在2T後降至零（T是傳播延遲），這降低了平均功耗。 一種使用單個時鐘驅動器來驅動兩個源極，並使用多條時鐘線。 源端終端結構要求線路長度必須相等，以確保反射脈衝同時到達； 每一端的負載必須相等，以確保反射脈衝具有相同的波形。 源端終端電阻與驅動器的輸出阻抗有關。

源端終端電阻為RS，即源端終端阻抗（ν©）； Zo是要驅動的線路阻抗（ν©）； Rdrive是驅動器的有效輸出阻抗（ν©）； N是驅動線的數量。 需要注意的是，在實際工程中，很難實現完全對稱。 如果線路中存在不對稱性，每條線路的反射和串擾不能完全抵消，這將導致系統振鈴。時鐘線路有特殊的串擾保護。