Leiterplattentechnisch - Wie entwerfe ich Durchkontaktierungen im Leiterplattenrouting?

Was ist ein via?

Via ist eine der wichtigsten Komponenten von mehrschichtigen Leiterplatten, und die Kosten der Bohrungen machen normalerweise 30% bis 40% von Leiterplattenherstellung Kosten. Einfach ausgedrückt, Jedes Loch auf der Leiterplatte kann ein via aufgerufen werden. Aus der Sicht der Funktion, Durchkontaktierungen können in zwei Kategorien unterteilt werden: eine wird für elektrische Verbindungen zwischen Schichten verwendet; das andere dient zur Befestigung oder Positionierung von Vorrichtungen. Prozessbezogen, Vias werden im Allgemeinen in drei Kategorien unterteilt, nämlich blinde Durchkontaktierungen, vergrabene Durchgänge und Durchgangslöcher.

Blindlöcher befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine bestimmte Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunterliegende innere Linie zu verbinden. Die Tiefe der Bohrung überschreitet in der Regel nicht ein bestimmtes Verhältnis (Blende). Begrabenes Loch bezieht sich auf das Verbindungsloch in der inneren Schicht der Leiterplatte, das sich nicht bis zur Oberfläche der Leiterplatte erstreckt. Die oben genannten beiden Arten von Bohrungen befinden sich in der inneren Schicht der Leiterplatte und werden vor dem Laminieren durch einen Durchgangslochformungsprozess vervollständigt, und während der Bildung des Durchgangs können mehrere innere Schichten überlappt werden.

Der dritte Typ wird als Durchgangsloch bezeichnet, das die gesamte Leiterplatte durchdringt und für die interne Verschaltung oder als Positionierloch für die Bauteilmontage verwendet werden kann. Da das Durchgangsloch im Prozess einfacher zu realisieren ist und die Kosten niedriger sind, wird es in den meisten Leiterplatten anstelle der anderen beiden Arten von Durchgangslöchern verwendet. Die folgenden Durchgangslöcher gelten, sofern nicht anders angegeben, als Durchgangslöcher.

Zusammensetzung der Vias

Aus gestalterischer Sicht, a via besteht hauptsächlich aus zwei Teilen, eins ist das Loch in der Mitte, und der andere ist der Pad Bereich um das Loch. Die Größe dieser beiden Teile bestimmt die Größe der. Offensichtlich, in Hochgeschwindigkeit, hohe Dichte PCB-Design, Designer hoffen immer, dass je kleiner das Durchgangsloch ist, die bessere, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Darüber hinaus, je kleiner das Durchgangsloch, die parasitäre Kapazität der eigenen. Je kleiner es ist, je besser es für Hochgeschwindigkeitsstrecken geeignet ist.

Die Verringerung der Lochgröße führt jedoch auch zu einem Kostenanstieg, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Galvanisieren eingeschränkt: Je kleiner das Loch, desto länger dauert das Bohren. Je länger, desto einfacher ist es, von der Mittelposition abzuweichen; und wenn die Tiefe des Lochs das 6-fache des Durchmessers des gebohrten Lochs überschreitet, ist es unmöglich, sicherzustellen, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel beträgt die Dicke (Durchgangstiefe) einer normalen 6-Lagen-Leiterplatte etwa 50Mil, so dass der minimale Bohrdurchmesser, den Leiterplattenhersteller bereitstellen können, nur 8Mil erreichen kann.

Parasitische Eigenschaften von Vias

1 Parasitenkapazität

Die Via selbst hat eine parasitäre Kapazität zur Erdung. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangs D1 ist, die Dicke der Leiterplatte T ist und die dielektrische Konstante des Leiterplattensubstrates ε ist, dann ist die parasitäre Kapazität des Durchgangs ungefähr:

C=1.41εTD1/(D2-D1)

Der Haupteffekt der parasitären Kapazität des Durchgangs auf der Schaltung besteht darin, die Anstiegszeit des Signals zu verlängern und die Geschwindigkeit der Schaltung zu verringern.

Zum Beispiel für eine Leiterplatte mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Pad-Durchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden-Kupferbereich 32Mil ist, dann können wir das Durchgang mit der obigen Formel approximieren.

C=1.41x4.4x0.050x0.020/(0.032-0.020)

=0.517pF

Die Veränderung der Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist:

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)

=31.28ps

Aus diesen Werten lässt sich ablesen, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, zwar nicht offensichtlich ist, wenn das Durchgang mehrfach in der Leiterbahn zum Umschalten zwischen Schichten verwendet wird, der Designer dennoch sorgfältig überlegen sollte.

2 Parasiteninduktivität

Parasitische Kapazitäten existieren sowohl in Vias als auch in parasitären Induktivitäten. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen ist der Schaden, der durch parasitäre Induktivitäten von Durchkontaktierungen verursacht wird, oft größer als der Einfluss parasitärer Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können die parasitäre Induktivität eines Via einfach mit folgender Formel berechnen:

L=5,08h[ln(4h/d)+1]

Wo L sich auf die Induktivität des Durchgangs bezieht, ist h die Länge des Durchgangs und d der Durchmesser des Mittellochs.

Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat und die Länge des Durchgangs den größten Einfluss auf die Induktivität hat. Anhand des obigen Beispiels kann die Induktivität des Durchgangs wie folgt berechnet werden:

L=5.08x0.050[ln(4x0.050/0.010)+1]

=1.015nH

Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz:

XL=πL/T10-90=3.19Ω

Eine solche Impedanz kann nicht mehr ignoriert werden, wenn Hochfrequenzströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, damit die parasitäre Induktivität der Durchgänge exponentiell zunimmt.

Techniken zur Gestaltung von Durchkontaktierungen

Über Design in der Hochgeschwindigkeits-PCB Durch die obige Analyse der parasitären Eigenschaften der Leiterplattenfabrik, Wir können sehen, dass in der Hochgeschwindigkeit PCB-Design, scheinbar einfache Vias bringen oft viel in das Schaltungsdesign. Negative Auswirkungen. Zur Verringerung der negativen Auswirkungen, die durch die parasitären Wirkungen von Vias verursacht werden, Im Design kann folgendes getan werden: