Leiterplattentechnisch - Offsetquelle in Hochgeschwindigkeits-Leiterplatten

Im Folgenden ist die Analyse und Lösung der Offsetquelle in Hochgeschwindigkeits-PCB, Ich hoffe, es wird für alle hilfreich sein.

Die Signalsynchronisation in digitalen Hochgeschwindigkeitsgeräten basiert auf genauen Schaltmessungen von digitalen ICs. Es gibt viele Faktoren, die die Signalschaltzeit beeinflussen, und falsche Schätzungen erhöhen die Bitfehlerrate des Geräts. Bei Geräten ohne Redundanz kann eine höhere Bitfehlerrate dazu führen, dass die Leiterplatte nicht mehr funktioniert.

1. Signal Steig-/Fallzeit und Neigung

Digitale ICs haben eine gewisse Ausgangskapazität und charakteristische Impedanz, die Verzögerungen beim Umschalten zwischen Schaltzuständen verursachen. Die Steig- und Fallzeiten des Signals sind normalerweise annähernd linear, aber die tatsächlichen Steig- und Fallzeiten sind exponentiell, ähnlich den Werten, die in einer einfachen RC-Reihenschaltung gemessen werden.

Diese lineare Näherung eignet sich für niedrigere Schaltgeschwindigkeiten, bei denen die Schaltzeit viel länger ist als die äquivalente Zeitkonstante, die mit der Steig-/Fallzeit verbunden ist. Die lineare Näherung neigt dazu, die Schaltzeit zu unterschätzen. Eine weitere Näherung ist die Zeit, die benötigt wird, um die Schaltgeschwindigkeit auf den Übergang zwischen dem unteren Ende des Ein- und dem oberen Ende des Aus-Zustands einzustellen.

Leider können beide Näherungen die richtige Anstiegszeit des digitalen Signals unterschätzen. Dies kann Probleme bei der Auswahl der passenden Schaltgeschwindigkeit und des Synchronisationssignalnetzwerks verursachen.

Die Wirkung der Signalschaltung und die dadurch erzeugte Schräglage sind zweifach. Zunächst verursacht es einen Fehler in der Ankunftszeit des Signals, das durch den kontinuierlichen IC übertragen wird. Verschiedene ICs können leicht unterschiedliche Ausgangsimpulsformen produzieren, und die Ausgangsimpulse können entsprechend dem präzisen digitalen Impulsstrom geändert werden. Dadurch entstehen unterschiedliche Referenzzeiten zwischen Signalen, die Probleme verursachen können, wenn der Designer Hochgeschwindigkeitsschaltungen synchronisiert.

Zweitens können die exponentiellen Steig- und Fallzeiten während des Schaltens dazu führen, dass die Ausgangsspannung im Rand oder undefinierten Bereich des Rauschens fällt. Wenn Sie versuchen, die Leiterplatte mit einer Datenrate ähnlich der effektiven RC-Zeitkonstante zu fahren, erhöht dies die Bitfehlerrate.

Wenn die Datenrate höher als ~100 Mbps ist, sollte die Abweichung durch Verwendung einer Weiterleitung oder eingebetteten Uhr in der Leiterplatte verringert werden. In den meisten Hochgeschwindigkeitsdesigns werden Signale in Differentialpaaren geleitet, um Übersprechen zu reduzieren. Dies erfordert eine präzise Schrägkompensation zwischen dem positiven und dem negativen Bein des Spurenpaars im Differenzsignalnetz. Bevor die Signaldegradation zu einem großen Problem wird, können Gbps-Datenraten oder höhere Datenraten nur eine Schiefe von wenigen Pikosekunden zulassen.

2. Der Einfluss von Leiterplattensubstrat und parasitärer Kapazität

Durch die Betrachtung der im Vakuum schwimmenden Leiterbahnen kann eine einfache Simulation die Abweichung des digitalen Signals berücksichtigen. Eine bessere Simulation wird das Vorhandensein des Substrats berücksichtigen, das parasitäre Kapazität zwischen benachbarten Leitern erzeugt. Diese parasitäre Kapazität kann als paralleler Kondensator betrachtet werden, der die Gesamtkapazität einer gegebenen Spur erhöht. Dies erhöht die effektive RC-Zeitkonstante und erhöht die Schiefe.

Mit zunehmender Verbindungsdichte steigt die parasitäre Kapazität nur weiter an. Diese Schaltungen haben einen engeren Abstand zwischen den Leiterbahnen, was zu einer höheren parasitären Kapazität führt. Notwendigkeit, die Leiterbahnbreite angemessen anzupassen, um sicherzustellen, dass die Leiterbahn während des Entwurfsprozesses richtig impedanz angepasst werden kann.

In einer mehrschichtigen Leiterplatte, Das Epoxidharz und das Glasgewebe im PCB-Substrat beeinflussen auch die Schiefe. Wegen Leiterplattenherstellung Einschränkungen, Das Webmuster ist fast nie auf jede Spur ausgerichtet. Stattdessen, der Zopf und die Schiene werden in einem Winkel zwischen ihnen angeordnet, und der Winkel beeinflusst die Schiefe durch Erzeugen einer Phasenverzögerung. Der seitliche Versatz zwischen Strickmuster und Spur wirkt sich auch auf die Schiefe aus.

Im Zeitbereich wirkt sich dies auf die Ausbreitungsverzögerung des Signals in einer gegebenen Spur aus. Die Schiefe in diesen Fällen wird normalerweise in Einheiten von ps/inch quantifiziert. Längere Spuren sammeln eine größere Schiefe an, und bei mittellangen Spuren kann die Schiefe einige Pikosekunden erreichen. Dies erhöht die Möglichkeit einer Signalverschlechterung bei Geräten, die mit Gbps arbeiten. Hochgeschwindigkeits-Laminate werden häufig verwendet, um diese Signalabbauprobleme in mehrschichtigen Leiterplatten auszugleichen.

3. Falsche Spuren sind auf der Leiterplatte

In PCB-Design, Zeitverschiebungen, die durch falsch abgestimmte Länge oder Ausbreitungsverzögerung verursacht werden, werden in der Regel durch Zickzackspuren kompensiert. Signalnetze mit nicht übereinstimmenden Leiterbahnlängen können alle Leiterbahnlängen mit der längsten Leiterbahn im Netzwerk übereinstimmen. Die Kurve muss der kürzeren Spur hinzugefügt werden, um ihre Länge zu erhöhen.