Leiterplattentechnisch - Der Einfluss von Leiterplatten-Durchkontaktierungen auf die Signalübertragung 2

Via ist einer der wichtigsten Komponenten von Mehrschichtige Leiterplatten, und die Kosten der Bohrungen machen normalerweise 30% bis 40% der Kosten für Leiterplattenherstellung. Einfach ausgedrückt, jedes Loch auf der PCB kann ein via aufgerufen werden.

1. Parasitische Kapazität von Durchkontaktierungen

Die Via selbst hat eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Bodenschicht des Durchgangs D2 ist, der Durchmesser des Durchgangspads ist D1, die Dicke der Leiterplatte is T, und die dielektrische Konstante des Plattensubstrats ist ε, Die Größe der parasitären Kapazität des Durchgangs beträgt ungefähr: C=1.41εTD1/(D2-D1) The parasitic capacitance of the via will cause the circuit to prolong the rise time of the signal and reduce the speed of the circuit. Zum Beispiel, für eine PCB mit einer Dicke von 50Mil, wenn ein Durchgang mit einem Innendurchmesser von 10Mil und einem Paddurchmesser von 20Mil verwendet wird, und der Abstand zwischen dem Pad und dem Boden Kupferbereich ist 32Mil, Die parasitäre Kapazität ist ungefähr: C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF, Die Anstiegszeit, die durch diesen Teil der Kapazität verursacht wird, ist: T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28ps. Aus diesen Werten ist ersichtlich, dass der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität eines einzelnen Durchgangs verursacht wird, nicht offensichtlich ist., wenn das Via mehrfach in der Trace verwendet wird, um zwischen Ebenen zu wechseln, der Designer sollte immer noch sorgfältig überlegen.

Zweitens, die parasitäre Induktivität der

Ähnlich, es gibt parasitäre Kapazitäten zusammen mit Vias. In der Gestaltung von Hochgeschwindigkeits-Digitalschaltungen, Der Schaden, der durch die parasitäre Induktivität der Vias verursacht wird, ist oft größer als der Einfluss der parasitären Kapazität. Seine parasitäre Reiheninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromsystems. Wir können einfach die ungefähre parasitäre Induktivität eines Via mit der folgenden Formel berechnen: L=5.08h[ln(4h/d)+1] where L refers to the inductance of the via, h ist die Länge des Durchgangs, und d ist die Mitte Der Durchmesser des Lochs. Aus der Formel ist ersichtlich, dass der Durchmesser des Durchgangs einen geringen Einfluss auf die Induktivität hat, und die Länge des Durchgangs hat den größten Einfluss auf die Induktivität. Verwenden Sie weiterhin das obige Beispiel, Die Induktivität des Durchgangs kann wie folgt berechnet werden: L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH. Wenn die Anstiegszeit des Signals 1ns ist, dann ist seine äquivalente Impedanz: XL=πL/T10-90=3.19Ω. Diese Impedanz kann nicht mehr ignoriert werden, wenn hochfrequente Ströme passieren. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Anschluss der Leistungsebene und der Masseebene zwei Durchgänge durchlaufen muss, so dass die parasitäre Induktivität der Vias exponentiell zunimmt.

3. Via Design in Hochgeschwindigkeits-PCB

Durch die obige Analyse der parasitären Eigenschaften von Vias, we can see that in High-Speed PCB Design, Scheinbar einfache Vias bringen oft große negative Auswirkungen auf SchaltungsDesign. Um die negativen Auswirkungen der parasitären Effekte der Vias zu reduzieren, the following can be done in the design:

1. Unter Berücksichtigung von Kosten und Signalqualität wählen Sie eine angemessene Größe über. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul PCB-Design besser, 10/20Mil (gebohrt/pad) Durchgänge zu verwenden. Für einige High-Density Small-Size-Boards kannst du auch 8/18Mil verwenden. Loch. Unter aktuellen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Bei Strom- oder Masseverbindungen können Sie erwägen, eine größere Größe zu verwenden, um die Impedanz zu reduzieren.

2. Die beiden oben diskutierten Formeln können geschlossen werden, dass die Verwendung einer dünneren Leiterplatte vorteilhaft ist, um die beiden parasitären Parameter des Durchgangs zu reduzieren.

3. Die Energie- und Massepunkte sollten in der Nähe gebohrt werden, und die Leitung zwischen dem Durchgang und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Masseleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.

4. Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu ändern, das heißt, versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.

5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächste Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Masseverbindungen auf dem Leiterplatte. Natürlich, das Design muss flexibel sein. Das zuvor besprochene Via-Modell ist der Fall, wenn es Pads auf jeder Schicht gibt. Manchmal, Wir können die Pads einiger Schichten reduzieren oder sogar entfernen. Besonders wenn die Dichte der Durchkontaktierungen sehr hoch ist, Es kann zur Bildung einer Bruchnut führen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, zusätzlich zur Verschiebung der Position des Via, Wir können auch erwägen, das Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.