Präzisions-Leiterplattenherstellung, Hochfrequenz-Leiterplatten, mehrschichtige Leiterplatten und Leiterplattenbestückung.
Leiterplattentechnisch

Leiterplattentechnisch - Leiterplattenfabrik: laminierte Designmethode von einer bis acht Schichten von Leiterplatten

Leiterplattentechnisch

Leiterplattentechnisch - Leiterplattenfabrik: laminierte Designmethode von einer bis acht Schichten von Leiterplatten

Leiterplattenfabrik: laminierte Designmethode von einer bis acht Schichten von Leiterplatten

2021-08-27
View:473
Author:Aure

Leeserplbeesenfabrik: laminierte DesignMethodee vauf einer bistttttttttttttttttttttttttttttttttttttttttttttt acht Schichten vauf Leeserplatten

Die Stapeln Aneinderdnung vauf die Leeserplattenfabrik is die Balsis vauf die geinze System Design vauf die Leeserplatte mes mehreren Schichten. Wirnn die laminiert Design is defekt, es wird letztendlich Auswirkungen die EMV Leistung vauf die geinz Malschine. In allegemein, die laminiert Design muss erfüllen mes zwiri Regeln:

(1). Jeder Verkabelung Ebene muss haben an angrenzend Referenz Ebene (Leistung oder Boden Ebene);

Zweiter, die angrenzend Haupt Leistung Ebene und Boden Ebene sollte be gehalten at a Minimum Entfernung zu Bereitstellung a größer Kupplung Kapazität;

Die Stapel vauf a Einschichtige Leiterplatte zu an achtschichtig Schaltung Brett sind gelistet unten:

(1) Einseitig Schaltung Brett und doppelseitige Leiterplatte Stapel

Für doppelseitig Bretter, fällig zu die klein Zahl von Ebenen, dodert is no länger a Problem von Laminierung. Die Steuerung von EWI Strahlung is hauptsächlich in Betracht gezogen von die Verkabelung und Ladut;

Die elektromagnetisch Kompatibilität Problem von Einschichtige Leiterplatten und double-Seited Schaltung Bretter is werden mehr und mehr prominent. Die Haupt Grund für dies Phänomen is dalss die Signal Schlewenne Fläche is auch groß, die nicht nur produziert strong elektromagnetisch Strahlung, aber auch macht die Schaltung empfindlich zu extern Interferenz. An Verbesserung die elektromagnetisch Kompatibilität von die Schaltung, die am einfachsten Weg is zu Reduzieren die Schleife Fläche von die Schlüssel Signal.

Schlüssel Signal: Von die Perspektive von elektromagnetisch Kompatibilität, die Schlüssel Signal hauptsächlich bezieht sich auf zu die Signal dalss produziert strong Strahlung und die Signal dalss is empfindlich zu die draußen Welt. Die Signal dalss kann generieren strong Strahlung is allgemein a periodisch Signal, solche als a niedrige Ordnung Signal von a Uhr or an Adresse. Signale dalss sind empfindlich zu Interferenz sind analog Signale mit niedriger Niveaus.

Single und zweilagig Bretts sind normalerweise verwendet in Niederfrequenz analog Designs unten 10KHz:

1. Die Leistung Spuren on die gleiche Ebene sind geroutet radial, und die insgesamt Länge von die Linien is minimiert;

(2). Wann die Leistung und Boden Drähte sind verbunden, sie/Sie sollte be schließen zu jede untere; Ort a Boden Draht neben die Schlüssel Signal Draht, und dies Boden Draht sollte be als schließen als möglich zu die Signal Draht. In dies Weg, a kleiner Schleife Fläche is gebildet und die Empfindlichkeit von Differenzial Modus Strahlung zu extern Interferenz is reduziert. Wann a Boden Draht is hinzugefügt weiter zu die Signal Draht, a Schleife mit die kleinste Fläche is gebildet, und die Signal aktuell wird definitiv nehmen dies Schleife stattdessen von undere Boden Drähte.

(3). Wenn it is a Doppelschicht-Leiterplatte, you kann Ort a Boden Draht entlang die Signal Linie on die undere side von die Schaltung Brett, svonort unten die Signal Linie, und machen die zuerst Linie as breit as möglich. Die Schleife Fläche gebildet in dies Weg is gleich zu die Dicke von die PCB Schaltung Brett multipliziert von die Länge von die Signal Linie.

(2) Stapeln von vierlagig Schaltung Bretts

Recommended Stapeln Methode:

1. SIG-GND(PWR)-PWR(GND)-SIG;

2. GND-SIG(PWR)-SIG(PWR)-GND;

Für die oben zwei Schaltung Brett Stapel Designs, die Potential Problem is die traditionell 1.6mm ((62mil)) Brett Dicke. Die Ebene Abstund wird werden sehr groß, die is nicht nur ungünstig für Controlling Impedanz, Zwischenschicht Kupplung und Abschirmung; besonders die groß Abstund zwischen Leistung Boden Flugzeuge reduziert die Brett Kapazität und is nicht förderlich zu Filtern Lärm.

Für die zuerst Schema, it is normalerweise angewundt zu die Situation wo dort sind mehr Chips on die Brett. Dies Schema kann get besser SI Leistung, die is nicht sehr gut für EWI Leistung. Es is hauptsächlich kontrolliert von Verkabelung und undere Details. Main Aufmerksamkeit: Die Boden Ebene is platziert on die Verbinden Ebene von die Signal Ebene mit die am dichtesten Signal, die is vorteilhaft zu absorbieren und unterdrücken Strahlung; Zunahme die Fläche von die Brett zu reflektieren die 20H Regel.


Leiterplattenfabrik: laminierte Designmethode von einer bis acht Schichten von Leiterplatten


Für die zweite Lösung, it is normalerweise verwendet wenn die Chip Dichte on die Brett is niedrig genug und dort is genug Fläche um die Chip (place die erfürderlich Leistung Kupfer Ebene). In dies Schema, die Außen Ebene von die Leiterplatte is die Boden Ebene, und die Mitte zwei Ebenen sind die Signal/Leistung Ebene. Die Leistung Versorgung on die Signal Ebene is geroutet mit a breit Linie, die kann machen die Pfad Impedanz von die Leistung Versorgung aktuell niedrig, und die Impedanz von die Signal Mikrostreifen Pfad is auch niedrig, und die Signal Strahlung von die innen Ebene kann auch be abgeschirmt von die Außen Ebene. Von die Perspektive von EWI Steuerung, dies is die am am bestenen (4)-Lagen PCB Struktur verfügbar. Main Aufmerksamkeit: Die Entfernung zwischen die Mitte zwei Ebenen von Signal und Leistung Mischen Ebenen sollte be erweitert, und die Verkabelung Richtung sollte be vertikal zu vermeiden Übersprechen; die Brett Fläche sollte be angemessen kontrolliert zu reflektieren die 20H Regel; if die Verkabelung Impedanz is zu be kontrolliert, die oben Lösung sollte be sehr sorgfältig geroutet Arrangiert under die Kupfer Insel für Leistung Versorgung und Erdung. In Zusatz, die Kupfer on die Leistung Versorgung or Boden Ebene sollte be miteinunder verbunden as viel as möglich zu Sicherstellen DC und Niederfrequenz Konnektivität.

(3) Stapeln von sechslagig Schaltung Bretter

Für die Design mit höher Chip Dichte und höher Uhr Frequenz, die Design von 6-lagig Brett sollte be Erwägened

Recommended Stapeln Methode:

1. SIG-GND-SIG-PWR-GND-SIG;

For dies Art von Schema, dies Art von laminiert Schema kann get besser Signal Integrität, die Signal Ebene is angrenzend zu die Boden Ebene, die Leistung Ebene und die Boden Ebene sind gepaart, die Impedanz von jede Verkabelung Ebene kann be besser kontrolliert, und zwei Die Stratum is fähig von absorbierend magnetisch Feld Linien gut. Und wenn die Leistung Versorgung und Boden Ebene sind intakt, it kann Bereitstellung a besser zurück Pfad für jede Signal Ebene.

2. GND-SIG-GND-PWR-SIG-GND;

For dies Art von Schema, dies Art von Schema is nur geeignet für die Situation dass die Gerät Dichte is nicht sehr hoch, dies Art von Laminierung hat all die Vorteile von die obere Laminierung, und die Boden Flugzeug von die oben und unten Ebenen is relativ komplett, die kann be verwendet as a besser Abschirmung Ebene An Verwendung. Es sollte be nichtiert dass die Leistung Ebene sollte be schließen zu die Ebene dass is nicht die Haupt Komponente Oberfläche, weil die Flugzeug von die unten Ebene wird be mehr komplett. Daher, die EWI Leistung is besser als die zuerst Lösung.

Zusammenfassung: For die sechslagig Schaltung board Schema, die Entfernung zwischen die Leistung Ebene und die Boden Ebene sollte be minimiert zu erhalten gut Leistung und Boden Kupplung. Allerdings, obwohl die Dicke von die board is 62mil und die Ebene Abstand is reduziert, it is nicht einfach zu Steuerung die Abstand zwischen die Haupt Leistung Versorgung and die Boden Ebene zu be klein. Vergleich die zuerst Schema mit die zweite Schema, die Kosten von die zweite Schema wird Zunahme stark. Daher, we normalerweise wählen die zuerst Option wenn Stapeln. Wann Design, folgen die 20H Regel and die Spiegel Ebene Regel Design

(4) Stapeln von achtschichtig Schaltung Bretter

Achtschichtig circuit Bretter normalerweise Verwendung die folgende drei Stapeln Methoden

1. Dies is not a gut Laminierung Methode fällig zu arm elektromagnetisch Absorption and groß Leistung Versorgung Impedanz. Sein Struktur is as follows:

1Signal1 Komponente Oberfläche, Mikrostreifen Spur Ebene

2Signal2 intern Mikrostreifen Verkabelung Ebene, besser Verkabelung Ebene (X direction)

3Boden

4Signal3 Striplin Routing Ebene, besser Routing Ebene (Y direction)

5Signal4 Striplin Routing Ebene

6Leistung

7Signal5 intern Mikrostreifen Verkabelung Ebene

8Signal6 Mikrostreifen Spur Ebene

2. Es is a Variante von die dritter Stapeln Methode. Fälligkeit zu die Zusatz von die Referenz Ebene, it hat besser EWI Leistung, and die Charakteristik Impedanz von jede Signal Ebene kann be gut kontrolliert.

1Signal1 Komponente Oberfläche, Mikrostreifen Verkabelung Ebene, gut Verkabelung Ebene

2Runde Bildung, gut elektromagnetisch Welle Absorption ability

3Signal2 Striplin Routing Ebene, gut Routing Ebene

4Leistung Leistung Ebene, and die Boden Ebene unten Form ausgezeichnet elektromagnetisch Absorption

5Boden Formation

6Signal3 Striplin Routing Ebene, gut Routing Ebene

7Power Stratum, mit groß power Versorgung impedance

8Signal4 Mikrostreifen Verkabelung Ebene, gut Verkabelung Ebene

3. Die best Stapeln Methode, fällig zu die Verwendung von mehrschichtig Boden Referenz Flugzeuge, it hat sehr gut geomagnetisch Absorption Kapazität.

1 Signal1 Komponente Oberfläche, Mikrostreifen Verkabelung Ebene, gut Verkabelung Ebene

2 Ground Stratum, gut elektromagnetisch Welle Absorption ability

3 Signal2 Striplin Routing layer, gut Routing layer

4 Power layer, and die Boden layer unten form ausgezeichnet elektromagnetisch Absorption

5 Ground

6 Signal3 Striplin Routing layer, gut Routing layer

7 Ground Stratum, gut elektromagnetisch Welle absorption ability

8 Signal4 Mikrostreifen Verkabelung layer, gut Verkabelung layer

Drei, Zusammenfassung

Wie zu wählen wie viele Ebenen von boards sind verwendet for Design and was method von Stapeln hängt ab on viele Faktoren solche as die Zahl of Signal Netze on die circuit board, Gerät Dichte, PIN Dichte, Signal Frequenz, Leiterplatte Größe and so on. We muss consider diese Faktoren umfassend.