PCB科技 - PCB設計方法和技巧1

如何選擇 印刷電路板板

1.、印刷電路板板的選擇必須在滿足設計要求、批量生產和成本之間取得平衡。 設計要求包括電力和機械部分。 在設計超高速印刷電路板板（頻率大於GHz）時，這種資料問題通常更為重要。 例如，對於常用的FR-4資料，在幾個GHz的頻率下的介電損耗將對訊號衰减產生很大影響，並且可能不合適。 就電而言，注意介電常數和介電損耗是否適合設計頻率。

2、如何避免高頻干擾？

避免高頻干擾的基本思想是最小化高頻訊號電磁場的干擾，即所謂的串擾（crosstalk）。 可以新增高速訊號和類比信號之間的距離，或在類比信號之外添加接地保護/分路跟踪。 此外，還要注意從數位接地到類比接地的雜訊干擾。

3、如何解决高速設計中的信號完整性問題？

信號完整性基本上是阻抗匹配的問題。 影響阻抗匹配的因素包括信號源的結構和輸出阻抗、軌跡的特性阻抗、負載端的特性和軌跡的拓撲結構。 解決方案是終止（終止）並調整接線拓撲。

4、差分接線方法是如何實現的？

在差分對的佈局中需要注意兩點。 一個是兩條導線的長度應盡可能長，另一個是兩條導線之間的距離（該距離由差分阻抗確定）必須保持恒定，即保持平行。 有兩種平行的管道，一種是兩條導線並排在同一個圖層上，另一種是兩條導線在上面和下麵（上下）兩個相鄰的圖層上運行。 一般來說，前者有更多的並行實現。

5、如何對只有一個輸出端子的時鐘訊號線進行差分接線？

為了使用差分接線，信號源和接收端都是差分訊號是有意義的。 囙此，不可能對只有一個輸出端子的時鐘訊號使用差分接線。

6、能否在接收端的差分線對之間添加匹配電阻器？

通常在接收端的差分線對之間添加匹配電阻，其值應等於差分阻抗值。 這樣訊號質量會更好。

7、為什麼差分對的接線應該是最近的和平行的？

差分對的接線方法應適當接近和平行。 所謂的適當距離是因為距離會影響差分阻抗的值，這是設計差分對的一個重要參數。 並行性的需要也是為了保持差分阻抗的一致性。 如果兩條線路突然遠近，差分阻抗將不一致，這將影響信號完整性和定時延遲。

8、如何處理實際佈線中的一些理論衝突

1、基本上，對類比/數位地進行分割和隔離是正確的。 應注意的是，訊號軌跡不應盡可能穿過分割位置（護城河），電源和訊號的回流路徑不應過大。

2、晶體振盪器為類比正回饋振盪電路。 為了獲得穩定的振盪訊號，它必須滿足環路增益和相位規格。 該類比信號的振盪規格很容易受到干擾。 即使添加了地面防護痕迹，也可能無法完全隔離干擾。 如果距離太遠，接地層上的雜訊也會影響正回饋振盪電路。 囙此，晶體振盪器和晶片之間的距離必須盡可能近。

3、高速佈線和電磁干擾要求之間確實存在許多衝突。 但基本原理是，EMI添加的電阻和電容或鐵氧體磁珠不會導致訊號的某些電力特性不符合規範。 囙此，最好使用排列軌跡和印刷電路板堆疊的技巧來解决或减少EMI問題，例如高速訊號進入內層。 最後，使用電阻電容器或鐵氧體磁珠方法來减少對訊號的損壞。

9、如何解决高速訊號手動接線與自動接線的衝突？

大多數强佈線軟件的自動路由器現在都設定了約束來控制纏繞方法和過孔數量。 不同EDA公司的繞線機能力和約束設定項目有時差別很大。 例如，是否有足够的約束來控制蛇形纏繞的管道，是否可以控制差分對的軌跡間距等。這將影響自動佈線的佈線方法是否符合設計師的想法。 此外，手動調整接線的難度也與繞線機的能力絕對相關。 例如，軌跡的推動能力，通孔的推動能力，甚至軌跡對銅塗層的推動能力等等。 囙此，選擇具有强大捲繞引擎能力的路由器是解決方案。

10、關於試片。

該試片用於使用TDR（時域反射計）量測生產的印刷電路板板的特性阻抗是否滿足設計要求。 通常，要控制的阻抗有兩種情况：單線和差分對。 囙此，試樣上的線寬和行距（當存在差分對時）應與要控制的線相同。 最重要的是量測過程中接地點的位置。 為了减小接地線的電感，TDR探頭的接地位置通常非常靠近探頭尖端。 囙此，試樣上訊號量測點和接地點之間的距離和方法必須與使用的探針匹配。

11、在高速印刷電路板設計中，訊號層的空白區域可以塗銅，多個訊號層的銅塗層應該如何分佈在地面和電源上？

通常，空白區域的鍍銅大多接地。 在高速訊號線附近使用銅線時，只需注意銅線與訊號線之間的距離，因為使用銅線會稍微降低軌跡的特性阻抗。 還要注意不要影響其他層的特性阻抗，例如在雙帶狀線結構中。

12、是否可以使用微帶線模型計算功率平面上訊號線的特性阻抗？ 能否使用帶狀線模型計算電源和接地層之間的訊號？

是的，在計算特性阻抗時，必須將功率平面和地平面視為基準面。 例如，四層板：頂層電源層底層。 此時，頂層的特性阻抗模型是以功率平面為基準面的微帶線模型。

13、在正常情况下，高密度印製板上的測試點能否由軟件自動生成，以滿足批量生產的測試要求？

通常，軟件是否自動生成測試點以滿足測試要求取決於添加測試點的規範是否滿足測試設備的要求。 此外，如果佈線過於密集，並且添加測試點的規範非常嚴格，則可能無法自動將測試點添加到線路的每個段。 當然，您需要手動填寫要測試的位置。

14、新增測試點會影響高速訊號的質量嗎？

它是否會影響訊號質量取決於添加測試點的方法以及訊號的速度。 基本上，可以將額外的測試點（不使用現有的通孔或插針作為測試點）添加到線路上或從線路中拉出一條短線路。 前者相當於在線路上添加一個小電容器，而後者是一個額外的支路。 這兩種情况或多或少都會影響高速訊號，影響程度與訊號的頻率速度和訊號的邊緣速率有關。 通過類比可以知道衝擊的大小。 原則上，測試點越小越好（當然，它必須滿足測試工具的要求），分支越短越好。

15、幾塊印刷電路板組成一個系統，板之間的地線應該如何連接？

當訊號或電源在每個 印刷電路板板 相互連接, 例如, 當板A有電源或向板B發送訊號時, there must be an equal amount of current flowing from the ground back to board A (this is Kirchoff current law). 該接地上的電流將找到阻抗最小的地方回流. 因此, 在每個介面處, 無論是電源互連還是訊號互連, 分配給接地層的管脚數量不應太小，以降低阻抗, 可以减少地面層的譟音. 此外, 您還可以分析整個電流回路, 尤其是電流大的部分, and adjust the connection of the ground layer or ground wire to control the current flow (for example, make a low impedance somewhere so that most of the current flows from this Go somewhere) to reduce the impact on other more sensitive signals.

16、你能介紹一些國外關於高速印刷電路板設計的科技書籍和資料嗎？

如今，高速數位電路被應用於通信網絡和電腦等相關領域。 在通信網絡方面，印刷電路板板的工作頻率已達到GHz，據我所知，層數高達40層。 電腦相關應用也得益於晶片的進步，無論是普通PC還是服務器（服務器），主機板上的最高工作頻率也達到了400MHz以上（如Rambus）。 為了滿足這種對高速和高密度佈線的需求，對盲孔/埋孔、微生物和構建過程的要求逐漸新增。 這些設計要求可供製造商批量生產。

以下是一些很好的科技書籍：

1.Howard W.Johnson，“高速數位設計——黑魔法手册”；

2.Stephen H.Hall，“高速數位系統設計”；

3.Brian Yang，“數位信號完整性”；

道格拉斯·布魯克，“完整性問題和印刷電路板設計”。

17、經常提及的兩個特性阻抗公式：

a、微帶線

Z={87/[sqrt（Er+1.41）]}ln[5.98H/（0.8W+T）]，其中W是線寬，T是跡線的銅厚度，H是跡線到基準面的距離，Er是印刷電路板資料的介電常數。 當0.1<（W/H）<2.0和1<（Er）<15時，必須應用此公式。

b、帶狀線

Z=[60/sqrt（Er）]ln{4H/[0.67Ï（T+0.8W）]}，其中H是兩個參攷平面之間的距離，軌跡位於兩個參攷平面的中間。 當W/H<0.35和T/H<0.25時，必須應用該公式。

18、能否在差分訊號線的中間添加地線？

通常不可能在差分訊號的中間添加地線。 因為差分訊號應用原理最重要的一點是利用差分訊號之間耦合的優勢，例如磁通抵消和抗噪性。 如果在中間添加地線，將破壞耦合效應。

19、剛柔板設計是否需要特殊的設計軟體和規範？ 我們在中國哪裡可以承接這樣的電路板加工？

您可以使用通用印刷電路板設計軟體來設計柔性印刷電路（柔性印刷電路）。 它也由柔性線路板製造商以Gerber格式生產。 由於製造過程不同於普通印刷電路板，各種製造商將根據其製造能力對最小線寬、最小線間距和最小過孔進行限制。 此外，可以通過在柔性電路板的轉捩點鋪設一些銅皮來加强。 至於製造商，你可以在互聯網上找到“FPC”作為關鍵字查詢。

20、正確選擇印刷電路板和外殼之間的接地點的原則是什麼？

選擇原則 印刷電路板 外殼接地點是使用底盤接地為回流提供低阻抗路徑，並控制回流路徑. 例如, 通常靠近高頻設備或時鐘發生器, 固定螺釘可用於連接 印刷電路板 至底盤接地，以最小化整個電流回路的面積，並减少電磁輻射.