PCB科技 - PCB板設計中的板級模擬技術

隨著電路板的複雜性和密度不斷增加, 使用示波器和邏輯分析儀測試和調試有限測試點的任務變得越來越繁重, 效率越來越低. 新興的EDA模擬器和波形瀏覽器使用數千個時域來監測訊號, 並且可以大大新增調試範圍. 本文將詳細介紹板級模擬技術的强大功能及其在縮短 電路板設計 和生產週期.

無論開發工具多麼先進，在整個開發過程中都不可避免地會出現大小缺陷，它們可能潜伏在設計、實現和CAD的各個階段。 有缺陷並不可怕。 儘早發現並消除這些缺陷非常重要，以便有效地節省資金和時間。 電路板級類比工具的作用是幫助PCB設計師在電路板製造之前和之後更快地執行調試工作。

板級模擬技術

板級模擬的主要步驟如下：

a、製定測試計畫

類比的第一步是製定完整的測試計畫，該計畫應充分反映產品在板級類比方面的具體要求。 測試計畫可以分為兩個階段來實施，第一階段是單介面測試； 第2.階段是電路板的整體功能測試。

第1階段需要明確定義介面的類型和範圍，並將其完全隔離，例如處理器和記憶體介面之間的隔離。 然後製作一個測試用例來檢查介面的連接效能和時序特性。

第二階段要求將電路板分為幾個功能塊（一個功能塊可以配備一個或多個介面）。 在第一階段確認每個介面工作正常後，可以將目標鎖定在單個模塊的功能上，即將整個電路板視為一個黑匣子。 此時，您可以使用適當測試向量測試模塊的詳細功能來處理合成的計時問題和功能塊的特定數據。

b、模擬環境的建立

在模擬之前，需要建立一個完整的模擬環境來支持、處理和迴響各種輸入信號，並量測輸出信號。

模擬環境應包括以下內容：1。 檢查和監控； 2、網表； 3、型號； 4、目錄結構；

1、檢查器和監視器

編制測試計畫後，將自動記錄錯誤或缺陷。 當輸入激勵訊號加到電路板上時，人們都希望得到理想的輸出結果，但模擬結果可能好也可能壞。 此時，需要花費大量時間來分析輸出結果。 如果您寫下一個腳本進行比較，就可以避免這項耗時的分析工作。 此外，在類比期間使用標誌訓示故障條件也可以達到相同的效果。

在類比計時和數據完整性問題時，我們將用於訓示缺陷的任務稱為監視器，用於類比功能特性和比較最終結果的腳本稱為檢查器。 這種方法在開始時可能需要一點時間，但可以大大减少實際測試階段波形蒐索和結果分析的時間。

2、網表

常用的原理圖輸入工具都具有生成Verilog/VHDL網絡錶的功能。 這些網絡清單包含所有組件以及組件之間的網絡連接。 此外，網絡清單中的組件和埠名由符號表示。

3、型號

類比需要每個組件的HDL模型。 標準晶片的Verilog/VHDL模型庫可從Synopsys或其他供應商處獲得。 這些模型的功能與實際組件完全相似，並且可以靈活地更改時間以滿足最新的組件要求。 如上所述，網絡清單中的組件和埠名稱與輸入原理圖時聲明的名稱相同，但實際模型中使用的組件和埠名稱可能與網絡清單中使用的名稱不同。 為了將網絡清單中的埠正確連接到模型，需要創建一個包檔案。 該檔案僅提供網表和實際模型之間的埠映射關係，它是專業為模型和網表中具有不同埠名的組件設計的。 建造。 例如，組件管脚的符號名為OE_，但模型中的埠名為OE_n。此時，需要這樣的包檔案來建立網表中的符號管脚與模型埠之間的連接關係。

4、目錄結構

通常 PCB設計師 需要建立正確的目錄結構來跟踪輸入/類比過程的輸出信號. 這些目錄可用於區分不同類型的環境檔案. 這些檔案類型包括：cs, 地方發展模式, 監視器/檢查員, 腳本, 板級網表, 日誌檔, 轉儲檔案, 等等. 良好的目錄結構可以促進對所有環境的管理和跟踪/程式碼檔案.

使用成幀器/碎片整理器作為類比功能塊對象（假設PCI匯流排控制器、系統控制器和仲裁器可以正常工作，要做的測試僅針對系統的成幀器/碎片整理器），從PCI側輸入激勵訊號，在T1/E1數位線路側檢查輸出結果，然後反過來進行。

以下是幾種典型的測試情况：1。 具有不同數據內容的框架； 2、幀延遲； 3、參數設置不同的超幀或擴展超幀； 4.CRC錯誤等待幀。

您可以以相同的管道類比其他功能塊，並檢查類比結果。 此測試階段可能會出現以下缺陷：1。 不同功能塊中的兩個不同介面具有相同的網絡名稱，這通常會導致短路。 2、系統集成問題，如訊號路由從一個介面跳到另一個介面。 3、一個介面的數據格式不能被其他介面支持。 該階段也稱為電路板的數據通道類比。

類比技能

以下是板級類比的一些技巧：1。 對於可程式設計PCB組件，嘗試使用後標籤檔案。 這些檔案包含可預測的輸入和輸出信號定時資訊； 2、核對網表中所有供電網絡描述，如有遺漏，應立即填寫； 3、最終網表不會粘在電路板上。 需要注意上述組件。

雖然功能類比具有上述一些突出的優點, 它也有一定的局限性, 使模擬結果無法完全類比實際情況 PCB電路板. 該限制如所示：1. 缺乏不同的電網標識, 因為在HDL中, 雖然可以聲明供電網絡，但無法訓示具體值, 例如5V或3.3伏. 當前版本的HDL尚不支持此功能. 2. HDL無法類比類比介面. 3. 這種類比無法發現與驅動能力相關的問題. 4. 執行記憶體測試需要一個巨大的轉儲檔案和很長的執行時間.