PCB科技 - 使用運算放大器降低PCB近場EMI

减少電磁干擾的最佳方法之一 PCB設計 靈活使用運算放大器. 不幸地, 在許多應用中, 運算放大器在降低電磁干擾方面的作用通常被忽略

在PCB設計中，减少電磁干擾的最佳方法之一是靈活使用運算放大器。 不幸的是，在許多應用中，運算放大器在减少電磁干擾方面的作用往往被忽視。 這可能是由於“運算放大器容易受到電磁干擾，必須採取更多措施來增强抗雜訊干擾能力”的偏見 雖然這對於許多以前生產的組件來說是正確的，但設計師可能沒有意識到最近的運算放大器通常比前幾代具有更好的抗干擾效能。 設計者也可能不理解或考慮運算放大器電路可以為系統和PCB設計提供的降低雜訊的關鍵優勢。 本文回顧了電磁干擾的來源，並討論了有助於緩解敏感PCB設計中近場電磁干擾的運算放大器的特性。

電磁干擾源、干擾電路和耦合機制

電磁干擾是由電雜訊源引起的干擾，通常是無意的和不需要的。 在各種情况下，干擾雜訊訊號是電壓、電流和電磁輻射之一，或者雜訊源以這3種形式的某種組合耦合到干擾電路。

EMI不限於射頻干擾（RFI）。 在“較低”頻率範圍內，射頻以下的頻帶中存在强大的電磁干擾源，例如開關穩壓器、LED電路和在數十至數百KHz範圍內工作的電機驅動器。 60Hz線路雜訊是另一個例子。 雜訊源通過四種耦合機制中的一種或多種將雜訊傳輸到受擾電路。

這四種方法中有3種被認為是近場耦合, 包括導電耦合, 電場耦合, 和磁場耦合. 第四種機制是遠場輻射耦合, 其中電磁能量可以輻射到多個波長.

差模雜訊的有源濾波

有源運算放大器濾波器可以顯著降低電路頻寬內PCB上的EMI和雜訊，但在許多設計中沒有充分利用。 期望的差模訊號可以受到頻帶的限制，並且可以濾除不必要的差模雜訊。 圖1顯示了通過寄生電容（CP）耦合到輸入信號的DM雜訊。 組合訊號和雜訊由一階有源低通濾波器接收。 差分運算放大器電路的低通截止頻率設定為僅高於R2和C1所需的訊號頻寬。

更高的頻率衰减20dB/decade。 如果需要更大的衰减，可以使用高階有源濾波器（例如-40或-60dB/decade）。 建議使用公差小於1%的電阻器。 同樣，具有良好溫度係數（NPO、COG）和5%（或<5%）容差的電容器可以獲得最佳濾波效能。 CM雜訊可以描述為兩個運算放大器輸入端共亯（或相同）的雜訊電壓，並且它不是運算放大器試圖量測或調整的預期DM訊號的一部分。

運算放大器的一個重要優點在於其差分輸入級結構以及當配寘為差分放大器時抑制共模雜訊的能力。 雖然可以為每個運算放大器指定共模抑制比（CMRR），但電路的總共模抑制比還必須包括輸入和迴響電阻的影響。 電阻變化强烈影響共模抑制比。 囙此，公差為0.1%、0.01%或更好的匹配電阻器可以實現應用所需的共模抑制比。 雖然使用外部電阻器可以實現良好的效能，但使用帶有內部微調電阻器的儀器或差分放大器是另一種選擇。

如前所述，有源濾波和共模抑制比可以可靠地降低組件頻帶限制內的電路雜訊，包括高達MHz範圍的DM和CM EMI。 然而，暴露於高於預期工作頻率範圍的RFI雜訊可能會導致部件的非線性行為。 運算放大器在其高阻抗差分輸入級最容易受到射頻干擾，因為DM和CM射頻干擾雜訊可以通過內部二極體（由矽上的p-n結形成）進行整流。 整流後，會產生一個小的直流電壓或偏移量，該電壓或偏移量會被放大，並可能在輸出端顯示為錯誤的直流偏移量。 根據系統的精度和靈敏度，這可能會導致電路效能或行為不良。

幸運的是，使用兩種方法之一可以提高運算放大器對射頻干擾的抗干擾能力（或降低靈敏度）。 第一個也是最好的選擇是使用抗電磁干擾的運算放大器，它包括一個內部輸入濾波器，可以抑制幾十MHz到高達GHz的雜訊。 TI現時提供80多種EMI硬化部件。 您可以通過TI運算放大器參數搜尋引擎蒐索EMI硬化。 第二種選擇是將外部EMI/RFI濾波器添加到運算放大器的輸入端。 如果設計只需要不包括內部EMI濾波器的組件，則這可能是唯一的選擇。

運算放大器的另一個重要特徵是其極低的輸出阻抗，在大多數配寘中通常為幾歐姆（Î）或更少。 為了瞭解减少電磁干擾的益處，您必須首先考慮電磁干擾如何影響低阻抗和高阻抗電路。

在實際系統中, 100-400kHz範圍內的I2C串列匯流排時鐘在音訊ADC和電路中非常常見. Although the I2C clock is usually driven in a burst (discontinuous) manner, 模擬顯示了時鐘驅動時可能產生的影響. 在高密度音訊和資訊娛樂中 PCB設計, 時鐘路由可能確實出現在敏感音訊軌跡附近. 只有少量寄生功率因數 PCB電容 可能發生電容耦合，並將時鐘雜訊電流注入受干擾的音訊訊號. 圖3是僅使用1pF寄生電容的類比示例.

音訊電路如何降低噪音？ 事實證明，降低受擾電路的阻抗是降低其對耦合雜訊敏感性的一種方法。 對於具有更高源阻抗（>50Ω）的電路，可以通過最小化與電路負載相關的源阻抗來降低耦合雜訊。 在圖4中，同相配寘的OPA350被添加到電路中，以緩衝訊號並將源阻抗與負載隔離。 與600Ω相比，運算放大器的輸出阻抗非常低，這顯著降低了時鐘雜訊。

在電源引脚上添加去耦電容對於過濾高頻EMI雜訊和增强運算放大器電路的抗干擾性非常有用。 本文中的所有圖都表明去耦電容器CD是電路的一部分。 儘管探索解耦的問題很快就會變得非常複雜，但有一些理想的“經驗法則”適用於任何設計。 特別選擇具有以下特性的電容器：

（a）優良的溫度係數，如X7R、NPO或COG；

（b）極低等效串聯電感；

（c）所需頻譜範圍內的最低阻抗；

（d）1-100nF範圍內的電容值通常適用，但上述標準（b）和（c）比電容值（d）更重要。

電容器的佈局和接線連接與所選電容器一樣重要. 將電容器放置在盡可能靠近電源引脚的位置. 電容器和 PCB電源/接地應盡可能短, 可以使用短軌跡或過孔連接.