Analog (A/D) converters are derived from analog paradigms in which much of 這個 physical silicon is analog. 隨著新設計拓撲的發展, 該範式演變為將數位作為低速A的主要組成部分/D轉換器. 儘管在一個/D轉換器, the PCB電路板 接線標準保持不變. 佈線設計師設計混合訊號電路時, 有效佈線仍然需要關鍵佈線知識. 在本文中, A/逐次逼近型和145;³A型D轉換器/以D轉換器為例,討論了A/D轉換器所需的PCB佈線策略/D轉換器.
逐次逼近A/D轉換器具有8比特、10比特、12比特、16比特和18比特分辯率。 最初,這些變流器的工藝和結構是雙極的,帶有r-2R梯形電阻網絡。 然而,最近,這些器件已經使用電容電荷分佈拓撲移植到CMOS工藝中。 顯然,這種遷移不會改變這些轉換器的系統路由策略。 除了更高分辯率的設備外,基本佈線方法是一致的。 對於這些設備,需要特別注意防止來自轉換器串列或並行輸出介面的數位迴響。
轉換器使用由電容器陣列形成的電荷分佈。
在該框圖中,採樣/保持、比較器、大多數數模轉換器(DAC)和12比特逐次逼近型A/D轉換器都是類比的。 電路的其餘部分是數位的。 囙此,該轉換器所需的大部分能量和電流用於內部類比電路。 該設備需要很少的數位電流,只有少數開關與D/A轉換器和數位介面發生。
這些類型的變流器可以有多個接地和電源連接引脚。 管脚名稱通常會產生誤導,因為管脚標籤可用於區分類比和數位連接。 這些標籤不是用來描述系統與PCB的連接,而是用來確定數位和類比電流如何流出晶片。 知道這些資訊,並且知道晶片上消耗的主要資源是類比的,在同一平面(例如類比平面)上連接電源和接地引脚是有意義的。
對於這些設備,通常從晶片調用兩個接地引脚:AGND和DGND。 電源有一個引線。 當使用這些晶片實現PCB佈線時,AGND和DGND應連接到類比接地層。 類比和數位電源引脚也應連接到類比電源平面或至少連接到類比電源軌,適當的旁路電容應盡可能靠近每個電源引脚。 由於封裝引脚數量的限制,諸如MCP3201之類的設備只有一個接地引脚和一個正電源引脚。 然而,隔離新增了轉換器良好且可重複的可能性。 對於所有這些轉換器,功率策略應該是將所有接地、正極和負極電源引脚連接到類比平面。 此外,與輸入信號相關的“COM”或“IN”引脚應盡可能靠近訊號連接。
對於高解析度逐次逼近型A/D轉換器(16比特和18比特轉換器),需要特別注意將數位雜訊與“安靜”類比轉換器和功率平面隔離開來。 當這些設備與單片機介面時,應使用外部數位緩衝器以實現無雜訊操作。 儘管這些類型的逐次逼近A/D轉換器通常在數位輸出側具有內部雙緩衝器,但外部緩衝器用於進一步將轉換器中的類比電路與數位匯流排雜訊隔離。
對於高解析度逐次逼近型A/D轉換器,轉換器的電源和接地應連接到類比平面。 然後,應使用外部3態輸出緩衝器對A/D轉換器的數位輸出進行緩衝。 除了高驅動能力外,這些緩衝器還具有隔離類比和數位側的功能。 對於高解析度逐次逼近型A/D轉換器,轉換器的電源和接地應連接到類比平面。 然後,應使用外部3態輸出緩衝器對A/D轉換器的數位輸出進行緩衝。 除了高驅動能力外,這些緩衝器還具有隔離類比和數位側的功能。
高功率A/D轉換器的佈線策略
高功率A/D轉換器的矽區主要是數位的。 在轉換器的早期,範式轉換鼓勵用戶使用PCB平面來分離數位雜訊和類比雜訊。 與逐次逼近A/D轉換器一樣,這些類型的A/D轉換器可能具有多個類比、數位和電源引脚。 數位或類比設計工程師通常更喜歡將這些引脚分開,並將它們連接到不同的平面。 然而,這種趨勢是錯誤的,尤其是當您試圖解决16比特到24比特設備的嚴重雜訊問題時。
對於具有10Hz資料速率的高解析度A/D轉換器,添加到轉換器的時鐘(內部或外部時鐘)可以是10MHz或20MHz。 該高頻時鐘用於打開和關閉調製器,並運行過採樣引擎。 對於這些電路,AGND和DGND引脚與逐次逼近A/D轉換器連接在同一接地層上。 此外,類比和數位電源引脚連接在同一平面上。 類比和數位功率平面的要求與高解析度逐次逼近A/D轉換器的要求相同。
必須有平面圖,這意味著至少有兩個面板。 在這個雙面板上,樓層平面圖應至少覆蓋整個樓層面積的75%。 接地層的目的是降低接地阻抗和感應電抗,並提供電磁干擾(EMI)和射頻干擾(RFI)遮罩。 如果需要在電路板的接地層側進行內部連接佈線,則佈線應盡可能短,並垂直於接地電流回路。
結論
對於低A/D轉換器,例如六比特、八位甚至十比特A/D轉換器,保持類比和數位引脚不分離是可以的。 但是,隨著轉換器和分辯率選擇的新增,佈線要求變得更加嚴格。 高解析度逐次逼近A/D轉換器和³A/D轉換器需要直接連接到低雜訊類比地和功率平面。