抗干擾問題是現代通信中一個非常重要的環節 PCB電路設計, 這直接反映了整個系統的效能和可靠性. 現時, 系統採用的抗干擾科技主要包括硬體抗干擾科技和軟件抗干擾科技.
1)硬體抗干擾科技的設計。 高達20kHz的飛輪儲能系統逆變器電路的載波訊號確定其將產生雜訊,囙此系統中電力電子裝置產生的雜訊和諧波問題成為主要干擾, 這將影響設備和附近儀錶。影響程度與其控制系統和設備的抗干擾能力、接線環境、安裝距離和接地方法等因素有關。
2)軟件抗干擾科技
除了在硬體上採取一系列抗干擾措施外,還採取了數位濾波、設定軟件陷阱、採用看門狗程式冗餘設計等措施,使系統在軟件上穩定可靠地運行。 特別是當儲能飛輪長時間處於某一工作狀態時,應在主回路中連續檢測該狀態,並重複相應的操作,這也是提高可靠性的一種方法。
印刷電路板的抗干擾設計與特定的PCB設計密切相關。 這裡收集了全面詳細的PCB抗干擾設計原則與大家分享。
具體原則如下:
1、組件配寘
(1)不要有太長的平行訊號線
(2)確保PCB時鐘發生器、晶體振盪器和cpu的時鐘輸入端子盡可能靠近,同時遠離其他低頻設備
(3)組件應圍繞覈心組件佈置,並且引線長度應最小化
(4)PCB板分區佈局
(5) Consider the position and direction of the PCB板 在主機殼中
(6)縮短高頻部件之間的引線
2、去耦電容器的配寘
(1)每10個集成電路新增一個充放電電容器(10uf)
(2)引線電容器用於低頻,片式電容器用於高頻
(3)每個集成晶片應配備0.1uf陶瓷電容器
(4)抗雜訊能力較弱,停機期間功率變化較大的設備應添加高頻去耦電容器
(5)不要在電容器之間共用過孔
(6)去耦電容器引線不宜過長
3、電源線的設計
(1)選擇合適的電源
(2)盡可能加寬電源線
(3)確保電源線、底線方向和資料傳輸方向一致
(4)使用抗干擾組件
(5)向電源入口添加去耦電容器(10~100uf)
4、地線設計
(1)單獨的類比接地和數位接地
(2)儘量使用單點接地
(3)盡可能加寬接地線
(4)將敏感電路連接到穩定的接地參攷源
(5) Partition design of PCB板 to separate high-bandwidth noise circuits from low-frequency circuits
(6)最小化接地回路的面積(在設備接地後將所有組件返回地面形成的路徑稱為“接地回路”)