PCB科技 - 高頻應用的並行匯流排設計和干擾解決方案

在現代電子設計中，PCB設計至關重要，匯流排作為各種設備之間通信的關鍵通道，為PCB設計的效能和效率提供了基礎。 本文將深入探討並行和串列匯流排在高速PCB設計中的特點、優缺點以及應用場景，以幫助設計工程師更好地理解和選擇合適的匯流排類型。

匯流排是兩個或多個設備之間通信的共亯物理路徑、訊號線的集合以及多個組件之間用於在它們之間傳輸資訊的公共連結。 根據其操作模式，匯流排主要有兩種類型：並行匯流排和串列匯流排。

並行匯流排被設計為允許同時傳輸多位數據。 這種匯流排結構類似於一條寬敞的道路，可以容納多輛同時行駛的車輛，通常用於資料傳輸要求更高的情况。 並行匯流排的優點是資料傳輸速度快，因為可以同時傳輸多個訊號。 然而，隨著資料傳輸速率的提高，信號完整性和干擾問題也隨之出現。並行匯流排連接需要更多的訊號線，導致設計複雜性新增，在高頻操作中，訊號之間的串擾和延遲問題不容忽視。

與並行匯流排不同，串列匯流排按比特順序一個接一個地傳輸數據。 串列訊號通常使用較少的訊號線，這使得佈線更簡單、更清晰。 由於資料傳輸只需要一根或幾根電線，串列匯流排在减少PCB上佔用的空間和降低成品的複雜性方面尤為重要。

串列匯流排通常更耐干擾，特別是在使用差分訊號的情况下，其中每對差分線由正極和負極組成，從而提高了訊號的完整性。 雖然串列匯流排每組織時間傳輸的比特數較少，但通過使用更高的傳播速率可以實現更高的資料速率。

並行匯流排適用於需要高頻寬和低延遲的應用。 常見的應用包括電腦內的資料傳輸和圖形卡等高效能周邊設備的連接。 並行匯流排能够同時傳輸多位數據，這使它們在處理大量數據時具有顯著優勢。 例如，PCI和PCIe等傳統電腦匯流排使用並行性進行快速資料傳輸。 然而，在高工作頻率下，並行訊號線之間可能會發生嚴重干擾，囙此設計人員在使用並行匯流排時需要考慮信號完整性維護和干擾管理。 適當的佈線和訊號調節科技可以有效地减少這些問題的影響。

與並行匯流排相比，串列匯流排在長距離資料傳輸和大規模資料交換方面表現更好。 串列匯流排佈線簡單，成本低，是現代通信的主流選擇之一。 應用包括各種介面標準，如I2C、SPI和USB，廣泛用於感測器、微控制器和其他周邊設備之間的連接。 串列匯流排的設計使其在抗干擾性方面具有優勢，使其適用於電磁干擾嚴重的環境。 例如，CAN匯流排是汽車和工業應用中常用的串列通信協議，其强大的錯誤檢測和冗餘機制確保了在複雜環境中可靠的資料傳輸。

一次只能傳輸一條數據，就像一條狹窄的道路，只允許一輛車在上面行走。數據必須一個接一個地傳輸，看起來像一個長數據串，所以被稱為“串列”。

並行傳輸的最佳示例是記憶體晶片DDR。 它有一組數據線D0-D7，以及DQS和DQM。 這組線路一起傳輸。 無論哪個比特有錯誤，數據都不會正確傳輸。 只重傳。 囙此，數據線的每根電纜必須長度相等，並且必須纏繞幾次。

串列數據不同。 數據是逐一傳輸的，比特之間沒有連接。 此比特沒有錯誤，無法傳輸下一位。 並行數據是一組數據，其中一位出錯，整個數据集將無法工作。

PCB佈線要求

並聯母線接線要求：

（1）建議匯流排最好內部佈線，匯流排與其他佈線之間的距離應盡可能新增。

（2）除特殊要求外，單線設計阻抗保證50歐姆，差分設計阻抗保證100歐姆。

（3）建議同一組匯流排保持相同的佈線長度，並與時鐘線遵循一定的時序關係，並參攷時序分析的强結果來控制佈線長度。

（4）建議盡可能靠近這組匯流排的I/O電源或GND參攷平面，以確保參攷平面的完整性。

（5）上升時間小於1ns的匯流排需要一個完整的參攷平面，並且不得穿過分區。

（6）建議較低地址匯流排參攷時鐘佈線要求。

（7）蛇形繞組線的間距不得小於線寬的3倍。

高速PCB串列匯流排佈線要求

對於頻率高於100Mbps的串列匯流排，除了遵循並行匯流排的一般串擾控制和佈線規則外，在佈線設計中還需要考慮一些額外的要求：

（1）高速PCB串列匯流排需要考慮佈線損耗，確定線寬和線長。

（2）建議正常情况下線寬不小於5mil，接線應盡可能短。

（3）除扇出通孔外，高速串列匯流排不應打孔和更換。

（4）當串列匯流排中涉及的插入引脚的速度高於3.125Gbps時，應優化防焊盤，以减少不連續阻抗引起的非輻射影響。

（5）建議在更換高速串列匯流排佈線層時，選擇通孔短截線最小的佈線層。 對於連接器的訊號，當佈線空間有限時，具有短通孔短截線的佈線層優先分配給發送端。

（6）建議在速率為3.125Gbps或以上時，應在訊號過孔旁邊鑽一個接地孔，交流耦合電容器也應進行特殊處理以防焊盤。

（7）如果通過反鑽處理高速訊號通孔，則有必要考慮在流瓶頸變窄後電源接地平面的電流容量减小和濾波器環路電感新增的影響。

（8）高速訊號避開了平面層的分割線，訊號線邊緣與分割線邊緣之間的水准距離保證為3W。

（9）雙向高速訊號不應交叉和路由。