PCB科技 - 印刷電路板信號完整性的研究

如果你發現 PCB設計 以前低速時代積累的經驗現在似乎不可能了, 相同的 PCB設計, 以前沒有問題, 但它不能正常工作, 那麼祝賀你, 你遇到了最覈心的 PCB硬體 設計問題：信號完整性.

你提前一天見面是件好事。 在過去的低速時間中，當電平跳躍時，訊號上升時間通常會新增幾個納秒。 設備之間的互連不會影響電路的功能，並且不需要關心信號完整性問題。 但在當今的高速時代，隨著集成電路輸出開關速度的提高，許多都處於皮秒級，無論訊號週期如何，幾乎所有的設計都遇到了信號完整性問題。 此外，對低功耗的追求使得核心電壓越來越低，1.2v核心電壓已變得非常普遍。

囙此，系統的雜訊容限可以變得越來越小，這也使得信號完整性問題更加突出。 廣義地說，信號完整性是指電路設計中由互連引起的所有問題。 主要研究互連的電力特性參數如何與數位信號的電壓和電流波形相互作用，以及它如何影響產品的效能。

它主要表現在時序、訊號振鈴、訊號反射、近端串擾、遠端串擾、開關雜訊、非單調性、地面反彈、功率反彈、衰减、電容性負載、電磁輻射、電磁干擾等方面的影響。 還有更多。 信號完整性問題的根源在於减少訊號上升時間。

即使佈線拓撲沒有改變，如果使用具有小訊號上升時間的IC晶片，現有設計將處於臨界狀態或停止工作。

以下是一些常見的信號完整性問題。 訊號反射引起的波形失真。 它看起來像是在響，拿出你製作的電路板，量測各種訊號，如時鐘輸出或高速數據線輸出，看看是否存在這種波形。

如果是這樣，那麼您應該對信號完整性問題有一個感性的理解，是的，這是一個信號完整性問題。 許多硬體工程師將一個小電阻連接到時鐘輸出信號，至於為什麼，許多人說不出來，他們會說許多成熟的設計都有它。 也許你知道，但很多人不知道這個小電阻器的功能，包括許多有3到四年經驗的硬體工程師。 這令人驚訝嗎？ 但這是真的，我遇到了很多。 事實上，這個小電阻的功能是解决訊號反射的問題。 隨著電阻的新增，鈴聲將消失，但你會發現上升訊號不再那麼陡峭。 這種解決方案稱為阻抗匹配。在右側，我們必須注意阻抗匹配。 阻抗在信號完整性問題中佔有極其重要的地位。 串擾：如果你足够小心，你會發現有時對於訊號線，沒有輸出信號的功能，但在量測中，會有一小部分規則波形，就像有訊號輸出一樣。 此時，您可以量測與其相鄰的訊號線，以查看是否存在類似的模式！ 是的，如果兩條訊號線非常近，通常會。 這是相聲。 當然，受串擾影響的訊號線上的波形不一定與相鄰訊號的波形相似，也不一定有明顯的規律，更多的是以雜訊的形式存在。 串擾一直是當今高密度電路板的頭痛問題。 由於佈線空間小，訊號必須非常接近，囙此你只能控制它，但你不能消除它，而不是面對它。

對於串擾訊號線，來自相鄰訊號的干擾相當於對其產生的雜訊。 串擾量與電路板上的許多因素有關，而不僅僅是兩條訊號線之間的距離。 當然，距離是最容易控制和最常見的解决串擾的方法，但它不是唯一的方法。 這也是許多PCB工程師誤解的。

軌道塌陷：雜訊不僅存在於訊號網絡中，而且存在於配電系統中。 我們知道，流經電源和地面之間路徑的電流不可避免地會有阻抗，除非你能將電路板上的一切都變成超導體。 然後，當電流發生變化時，不可避免地會發生電壓降，囙此實際發送到晶片電源引脚的電壓會降低，有時甚至會大大降低，就像電壓突然崩潰一樣，這就是軌道崩潰。 軌道碰撞有時會導致致命問題，並可能影響電路板的功能。 高性能處理器集成的門數量不斷增加，開關速度越來越快，在較短的時間內消耗了更多的開關電流，可容忍的雜訊越來越小。 然而，由於高性能處理器對電力系統的苛刻要求以及構建低阻抗配電系統的困難，雜訊控制變得越來越困難。

你可能已經注意到了，它又是阻抗, 理解阻抗是理解的關鍵 PCB信號完整性 問題. l