精密PCB製造、高頻PCB、高速PCB、標準PCB、多層PCB和PCB組裝。
PCB科技

PCB科技 - 如何抵抗印刷電路板的干擾

PCB科技

PCB科技 - 如何抵抗印刷電路板的干擾

如何抵抗印刷電路板的干擾

2021-10-22
View:467
Author:Downs

印刷電路板的抗干擾設計與具體電路密切相關. 這裡只有幾個常見的抗干擾措施 PCB設計 將被解釋.

1、電源線設計:

根據印刷電路板的電流,嘗試新增電源線的寬度以减少回路電阻。 同時,使電源線和地線的方向與資料傳輸的方向一致,這有助於增强抗雜訊能力。

2、地線設計原則:

電路板

(1)數位接地與類比接地分離。 如果電路板上同時存在邏輯電路和線性電路,則應盡可能將它們分開。 低頻電路的接地應盡可能在單點並聯接地。 當實際接線困難時,可以將其部分串聯,然後並聯接地。 高頻電路應多點串聯接地,接地線應短接並租用,高頻元件周圍應盡可能使用網格狀大面積接地箔。

(2)接地線應盡可能厚。 如果地線使用非常緊密的線路,則接地電位會隨著電流的變化而變化,這會降低抗雜訊效能。 囙此,地線應加厚,使其能够通過印製板上3倍於允許電流的電流。 如有可能,接地線應為2~3mm或更大。

(3)地線形成閉環。 對於僅由數位電路組成的印製板,其大多數接地電路都佈置在回路中,以提高抗雜訊能力。

3、去耦電容器配寘:

傳統方法之一 PCB佈局 設計是在印刷電路板的每個關鍵部分配寘適當的去耦電容器. 去耦電容器的一般配寘原則是:

(1)電源輸入端連接10~100uf電解電容器。 如果可能,最好連接到100uF或更高。

(2)原則上,每個集成電路晶片應配備0.01pF陶瓷電容器。 如果印製板的間隙不够,可以為每4-8個晶片配寘1-10pF鉭電容器。

(3)對於抗雜訊能力弱、關機時功率變化大的設備,如RAM和ROM儲存設備,應在晶片的電源線和地線之間直接連接去耦電容器。

(4)電容器引線不應太長,尤其是高頻旁路電容器。

(5) When there are contactors, 繼電器, 中的按鈕和其他組件 PCB電路板. 操作它們時, 產生大量火花放電, 必須使用RC電路來吸收放電電流. 通常地, R為1~2K, C是2.2~47UF.

(6)CMOS的輸入阻抗非常高,容易感應,囙此未使用的端子在使用時應接地或連接到正電源。