現時, 高頻高速 PCB設計 已成為主流, 而且每 PCB佈局 工程師應精通. 下一個, Banermei將與您分享硬體專家在高頻和高速PCB電路方面的一些設計經驗, 我希望這對大家都有幫助.
在高頻和高速PCB設計中可能會遇到什麼問題
1、如何避免高頻干擾?
避免高頻干擾的基本思想是最小化高頻訊號的電磁場干擾,即所謂的串擾(crosstalk)。 您可以新增高速訊號和類比信號之間的距離,或在類比信號旁邊添加接地保護/分路跟踪。 還要注意從數位接地到類比接地的雜訊干擾。
2 設計高速電機時如何考慮阻抗匹配 PCB設計 示意圖?
在設計高速PCB電路時,阻抗匹配是設計要素之一。 阻抗值與佈線方法有絕對關係,例如在表層(微帶)或內層(帶狀線/雙帶狀線)上行走、與參攷層(電源層或接地層)的距離、佈線寬度、PCB資料等。兩者都會影響軌跡的特性阻抗值。 也就是說,阻抗值只能在接線後確定。 通常,由於電路模型或所用數學算灋的限制,模擬軟件無法考慮某些阻抗不連續的佈線條件。 此時,原理圖上只能保留一些終端(終端),如串聯電阻。 減輕軌跡阻抗不連續性的影響。 這個問題的真正解決方案是在佈線時儘量避免阻抗不連續。
3在高速PCB設計中,設計師應考慮哪些方面的EMC和EMI規則?
通常,電磁干擾/電磁相容設計需要同時考慮輻射和傳導方面。 前者屬於高頻部分(<30MHz),後者屬於低頻部分(<30MHz)。 所以你不能只關注高頻而忽略低頻部分。 良好的EMI/EMC設計必須在佈局開始時考慮設備的位置、PCB堆棧佈置、重要的連接方法、設備選擇等。 如果事先沒有更好的安排,以後再解决。 它將事半功倍,並新增成本。 例如,時鐘生成器的位置不應靠近外部連接器。 高速訊號應盡可能傳輸到內層。 注意特徵阻抗匹配和參攷層的連續性,以减少反射。 設備推動的訊號轉換率應盡可能小,以降低高度。 在選擇去耦/旁路電容器時,頻率分量應注意其頻率回應是否滿足降低功率面雜訊的要求。 此外,注意高頻訊號電流的返回路徑,使回路面積盡可能小(即回路阻抗盡可能小),以减少輻射。 您還可以分割地面以控制高頻雜訊的範圍。 最後,正確選擇PCB和外殼之間的主機殼接地。
4、如何選擇PCB板?
PCB板的選擇必須在滿足設計要求與大規模生產和成本之間取得平衡。 設計要求包括電力和機械部分。 通常,在設計超高速PCB板(頻率大於GHz)時,這種資料問題更為重要。 例如,對於常用的FR-4資料,在幾個GHz的頻率下的介電損耗將對訊號衰减產生很大影響,並且可能不合適。 就電而言,注意介電常數和介電損耗是否適合設計頻率。
5、如何在不造成太大成本壓力的情况下盡可能滿足EMC要求?
由於電磁相容性而新增的PCB板成本通常是由於新增了接地層的數量以增强遮罩效果,以及添加了鐵氧體磁珠、扼流圈和其他高頻諧波抑制設備。 此外,通常需要匹配其他機構的遮罩結構,以使整個系統通過EMC要求。 以下僅提供了一些PCB板設計科技,以减少電路產生的電磁輻射效應。
儘量選擇訊號轉換速率較慢的設備,以减少訊號產生的高頻分量。
注意高頻元件的放置,不要離外部連接器太近。
注意高速訊號、佈線層及其回流路徑的阻抗匹配,以减少高頻反射和輻射。
在每個設備的電源引脚上放置足够和適當的去耦電容器,以減輕電源面和接地層上的雜訊。 特別注意電容器的頻率回應和溫度特性是否滿足設計要求。
外部連接器附近的接地可以與接地適當分離,連接器的接地可以連接到附近的主機殼接地。
在一些特殊的高速訊號旁邊,可以適當地使用接地保護/分路跟踪。 但要注意保護/分流跡線對跡線特性阻抗的影響。
功率層從地面層收縮20H,H是功率層和地面層之間的距離。
6.2G以上高頻PCB的設計、佈線和佈局應注意哪些方面?
高頻PCB 2G以上屬於射頻電路的設計,不在高速數位電路設計的討論範圍內. 射頻電路的佈局和佈線應與示意圖一起考慮, 因為佈局和佈線會造成分佈效應. 此外, 射頻電路設計中的一些無源器件是通過參數化定義和异形銅箔實現的. 因此, 需要EDA工具來提供參數化設備和編輯异形銅箔. Mentor的boardstation有一個特殊的射頻設計模塊,可以滿足這些要求. 此外, 一般射頻設計需要專用的射頻電路分析工具. 業內最著名的是安捷倫的易軟件, 它與Mentor的工具有很好的介面.
7、新增測試點是否會影響高速訊號的質量?
它是否會影響訊號質量取決於添加測試點的方法以及訊號的速度。 基本上,可以將額外的測試點(不使用現有的通孔或插針作為測試點)添加到線路上或從線路上拉出一條短線路。 前者相當於在線路上添加一個小電容器,後者是一個額外的支路。 這兩種情况或多或少都會影響高速訊號,影響程度與訊號的頻率速度和訊號的邊緣速率有關。 通過類比可以知道衝擊的大小。 原則上,測試點越小越好(當然,它必須滿足測試工具的要求),分支越短越好。