PCB科技 - 過孔對訊號傳輸的影響

第一, the basic concept of vias

Via is one of the important components of multilayer PCB, 鑽孔成本通常占PCB製造成本的3.0%-4.0%. 簡單地說, PCB上的每個孔都可以稱為通孔. 從功能的角度來看, 過孔可分為兩類：一類用於層間的電力連接； 另一個用於固定或定位設備. 在流程方面, 這些過孔通常分為3類, 即, 盲通孔, 埋入過孔和貫穿過孔. 盲孔位於印刷電路板的頂面和底面上，具有一定的深度. 它們用於連接曲面線和基礎內線. The depth of the hole usually does not exceed a certain ratio (aperture). 埋孔是指位於印刷電路板內層的連接孔, 不會延伸到電路板表面. 上述兩種類型的孔位於電路板的內層, 並在層壓前通過通孔成型工藝完成, 在通孔形成過程中，若干內層可能重疊. 第3種類型稱為通孔, 它貫穿整個電路板，可用於內部互連或作為組件安裝定位孔. 因為通孔更容易在過程中實現，成本更低, 大多數印刷電路板使用它，而不是其他兩種通孔. 下麵提到的通孔, 除非另有規定, 被視為通孔.

從設計角度來看, 過孔主要由兩部分組成, 一個是中間的鑽孔, 另一個是鑽孔周圍的襯墊區域. 這兩部分的大小决定了過孔的大小. 明顯地, 高速行駛時, 高密度PCB設計, 設計師總是希望通孔越小, 更好的, 這樣可以在板上留下更多的佈線空間. 此外, 通孔越小, 自身寄生電容. 越小越好, 更適合高速電路. 然而, 孔尺寸的减小也會帶來成本的新增, 而且通孔的大小不能無限期地减小. 它受到鑽孔和電鍍等工藝科技的限制：孔越小, 鑽孔越多，鑽孔時間越長, 越容易偏離中心位置； 當鑽孔深度超過鑽孔直徑的6倍時, 不能保證孔壁能均勻鍍銅. 例如, if the thickness (through hole depth) of a normal 6-layer PCB board is 5.0Mil, 然後在正常條件下, PCB製造商提供的最小鑽孔直徑只能達到8Mil. 隨著雷射打孔科技的發展, 孔的大小可以越來越小. 通常地, 直徑小於或等於6Mils的通孔稱為微孔. Microvias are often used in HDI (High Density Interconnect Structure) design. Microvia technology allows vias to be directly punched on the pad (Via-in-pad), 大大提高了電路效能，節省了佈線空間.

過孔顯示為傳輸線上阻抗不連續的中斷點, 這將導致訊號反射. 通常地, 通孔的等效阻抗比傳輸線的等效阻抗低約12%. 例如, the impedance of a 50 ohm transmission line will decrease by 6 ohms when passing through the via (specifically, 它與通孔的尺寸和厚度有關, not an absolute reduction). 然而, 通孔阻抗不連續引起的反射實際上非常小, and its reflection coefficient is only: (44-50)/(44+50)=0.06. 通孔引起的問題更多地集中在寄生電容和電感上. 影響.

第二, the parasitic capacitance and inductance of the via

The via itself has parasitic stray capacitance. 如果已知通孔接地層上的阻焊板直徑為D2, 通孔墊的直徑為D1, PCB板厚度為T, 板基板的介電常數為µ, 通孔的寄生電容約為：C=1.41µTD1/(D2-D1)

The main effect of the parasitic capacitance of the via hole on the circuit is to extend the rise time of the signal and reduce the speed of the circuit. 例如, 對於厚度為50Mil的PCB板, if the diameter of the via pad is 20Mil (the diameter of the hole is 10Mils), 所述阻焊板的直徑為40Mil, then we can approximate the size of the via using the above formula The parasitic capacitance is roughly:

C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF

The rise time change caused by this part of the capacitance is roughly:

T10-90=2.2C(Z0/2)=2.2x0個.31x(50/2)=17.05ps

It can be seen from these values that although the effect of the rise delay caused by the parasitic capacitance of a single via is not very obvious, 如果在跟踪中多次使用過孔以在層之間切換, 將使用多個過孔, 必須仔細考慮設計. 在實際設計中, the parasitic capacitance can be reduced by increasing the distance between the via hole and the copper area (Anti-pad) or reducing the diameter of the pad.

過孔中存在寄生電容和寄生電感. 在高速數位電路設計中, 過孔寄生電感造成的危害通常大於寄生電容的影響. 其寄生串聯電感會削弱旁路電容的貢獻，削弱整個電力系統的濾波效果. We can use the following empirical formula to simply calculate the parasitic inductance of a via:

L=5.08h[ln(4h/d)+1]

Where L refers to the inductance of the via, h是通孔的長度, d是中心孔的直徑. 從公式中可以看出，通孔直徑對電感的影響很小, 通孔長度對電感的影響最大. 仍在使用上述示例, the inductance of the via can be calculated as:

L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH

If the rise time of the signal is 1ns, 則其等效阻抗為：XL=ÏÌL/T10-90=3.19Ω. 當高頻電流通過時，這種阻抗不再可以忽略. 在連接電源層和接地層時，應特別注意旁路電容器需要通過兩個過孔, 這樣過孔的寄生電感將加倍.

第3, how to use vias

Through the above analysis of the parasitic characteristics of vias, 我們可以在高速PCB設計中看到這一點, 看似簡單的通孔往往會給電路設計帶來很大的負面影響. 為了减少過孔寄生效應造成的不利影響, the following can be done in the design:

1. 兼顧成本和訊號質量, 通過尺寸選擇合理的尺寸. 如有必要, 您可以考慮使用不同尺寸的過孔. 例如, 用於電源或接地過孔, 您可以考慮使用更大的尺寸來降低阻抗, 和用於訊號跟踪, 您可以使用較小的過孔. 當然, 隨著通孔尺寸的减小, 相應的成本將新增.

2. 以上討論的兩個公式可以得出結論，使用更薄的PCB有助於减少過孔的兩個寄生參數.

3. 儘量不要更改PCB板上的訊號記錄道層, 那就是, 儘量不要使用不必要的過孔.

4. 電源和地面的針腳應在附近鑽孔, 通孔和引脚之間的導線應盡可能短. 考慮並聯多個過孔以减少等效電感.

5. 在訊號層過孔附近放置一些接地過孔，以提供最接近訊號的回路. 您甚至可以在PCB上放置一些冗餘的接地過孔.

6. 用於密度更高的高速PCB板, 您可以考慮使用微型過孔.