PCB科技 - 解决與高速PCB相關的難題

執行時 PCB設計, 我們經常遇到各種問題, 例如阻抗匹配, EMI規則, 等. 本文收集了一些與 高速PCBs.

1 How to consider impedance matching when designing 高速PCB design 示意圖?

在設計高速PCB電路時，阻抗匹配是設計要素之一。 阻抗值與佈線方法具有相同的關係，例如在表層（微帶）或內層（帶狀線/雙帶狀線）上行走、與參攷層（電源層或接地層）的距離、佈線寬度、PCB資料等。兩者都會影響軌跡的特性阻抗值。

也就是說，阻抗值只能在接線後確定。 通常，由於電路模型或所用數學算灋的限制，模擬軟件無法考慮某些阻抗不連續的佈線條件。 此時，原理圖上只能保留一些終端（終端），如串聯電阻。 減輕軌跡阻抗不連續性的影響。 這個問題的真正解決方案是在佈線時儘量避免阻抗不連續。

2.當一塊PCB板中有多個數位/類比功能塊時，傳統方法是分離數位/類比接地。 原因是什麼？

分離數位/類比接地的原因是，數位電路在高電位和低電位之間切換時，會在電源和接地中產生雜訊。 雜訊的幅值與訊號的速度和電流的幅值有關。

如果未劃分接地層，並且數位區域電路產生的雜訊相對較大，並且類比區域電路非常接近，則即使數模訊號不交叉，類比信號仍將受到接地雜訊的干擾。 也就是說，只有當類比電路區域遠離產生大雜訊的數位電路區域時，才能使用非分割數模方法。

3.在高速PCB設計中，設計師應考慮哪些方面的EMC和EMI規則？

通常，電磁干擾/電磁相容設計需要同時考慮輻射和傳導方面。 前者屬於高頻部分（>30MHz），後者屬於低頻部分（<30MHz）。 所以你不能只關注高頻而忽略低頻部分。

一個好的EMI/EMC設計必須在佈局開始時考慮設備的位置、PCB堆棧安排、重要的連接方法、設備選擇等。 如果事先沒有更好的安排，以後再解决。 它將事半功倍，並新增成本。

例如，時鐘生成器的位置不應盡可能靠近外部連接器。 高速訊號應盡可能傳輸到內層。 注意特徵阻抗匹配和參攷層的連續性，以减少反射。 設備推動的訊號轉換率應盡可能小，以降低高度。 在選擇去耦/旁路電容器時，頻率元件應注意其頻率回應是否滿足降低功率面雜訊的要求。

此外，注意高頻訊號電流的返回路徑，使回路面積盡可能小（即回路阻抗盡可能小），以减少輻射。 地面也可以劃分高頻雜訊的控制範圍。 最後，適當選擇PCB和外殼之間的主機殼接地。

4、製作PCB板時，為了减少干擾，地線是否應形成閉合和形式？

在製作PCB板時，通常會减少回路面積，以减少干擾。 接地線敷設時，不宜封閉敷設，但宜呈樹枝狀佈置，並盡可能新增地面面積。

5、如何調整路由拓撲以提高信號完整性？

這種網絡訊號方向更複雜，因為對於單向、雙向訊號和不同級別類型的訊號，拓撲影響不同，很難說哪個拓撲有利於訊號質量。 在進行預類比時，工程師對使用哪種拓撲結構要求很高，需要瞭解電路原理、訊號類型，甚至接線困難。

6. 如何處理 PCB佈局 以及確保100M以上訊號穩定性的佈線?

高速數位信號佈線的關鍵是减少傳輸線對訊號質量的影響。 囙此，100M以上高速訊號的佈局要求訊號軌跡盡可能短。 在數位電路中，高速訊號由訊號上升延遲時間定義。

此外，不同類型的訊號（如TTL、GTL、LVTTL）有不同的方法來確保訊號質量。