PCB科技 - 高速DSP的PCB抗干擾設計科技

近年來，隨著新技術和新器件的迅速發展，高速器件越來越普及，高速電路設計已成為人們普遍需要的科技。 TI的DSP晶片TMS320C62xx、C64xx、C67xx系列設備是快速增長的高速設備之一。 C6000內部結構為與DsP相容的定點、浮點系列，當前CPU主頻為100MHz，-4i00MHz。 借助VelociTITM的高級超長指令字（VLIW）體系結構覈心，可以在一個指令週期內並行執行8條32比特指令。 由於其高速計算能力，被廣泛應用於通信、電子對抗、雷達、圖像處理等需要高智慧和高速處理能力的領域。

隨著晶片集成度的不斷提高，晶片的引脚越來越多，器件的封裝也在不斷變化，從DIP到OSOP，從SOP到PQFP，從PQFP到BGA。 TMS320C6000系列器件採用BGA封裝。 在電路應用中，BGA封裝具有成功率高、修復率低、可靠性高等特點，應用越來越廣泛。 然而，由於BGA封裝屬於球面光栅陣列貼片封裝，囙此開發中的系統物理實現，即板級設計涉及到許多高速數位電路設計科技。 雜訊干擾是高速系統中的一個主要因素。 輻射和衝突發生在高頻電路中，而振鈴、反射和串擾以更快的邊緣速率發生。 如果不考慮高速訊號佈局和佈線的特殊性，設計的電路板將無法正常工作。 囙此，在DSP電路設計過程中，PCB板設計的成功是一個非常關鍵的部分。

1傳輸線效應

1.1信號完整性

信號完整性主要包括反射、振鈴、地面反彈和串擾。 PCB板上的線路可以等效於圖1所示的串聯和並聯電容、電阻和電感結構。 串聯電阻的典型值為0.25D/ R-4）。 55DJft時，分流電阻值通常非常高。 當寄生電阻、電容和電感添加到實際PCB連接時，連接上的最終阻抗稱為特性阻抗zo。

如果傳輸線的阻抗與接收端的阻抗不匹配，這將導致訊號反射和振盪。

PCB佈線等效電路

接線的幾何形狀、不正確的端部連接、通過連接器的傳輸以及電源板的不連續性都會導致反射。 當訊號沿水准的上升和下降發生變化時，會產生過沖和下降衝擊。 它們會在瞬間產生高於或低於穩定水准的毛刺，這很容易損壞設備。 訊號的振鈴和周圍振盪分別是由於線路上不適當的電感和電容引起的。 可通過適當端接减少環。

當電路中出現大電流浪湧時，會導致接地反彈。 如果有較大的瞬態電流流過晶片和電路板的功率平面，晶片封裝和功率平面之間的寄生電感和電阻將導致功率雜訊。 串擾是兩條訊號線之間的耦合問題。 訊號線之間的互感和互容會線上路上產生雜訊。 電容耦合產生耦合電流，電感耦合產生耦合電壓。 PCB層參數、訊號線間距、驅動器和接收器的電力特性以及線的連接管道都對串擾有一定的影響。

1.2解決方案

需要採取一些措施來解决常見問題：

電源層對電流方向沒有限制，回流線可以沿著靠近訊號線的阻抗路徑。 這可能導致電流回路，這將是高速系統的方法。 然而，功率層並沒有消除線雜波，也不注意功率分配路徑，所有系統都會產生雜訊並導致誤差。 囙此，需要通過旁路電容器實現特殊的濾波器。 通常，從lshrimp到lOp的電容。 F放置在板的電源輸入端，而電容為0.01p。 F至U0.1中心位於板上每個有源設備的電源和接地引脚之間。 旁路電容就像一個濾波器，在電源輸入端放置一個大電容（10aF），在板外產生低頻（60Hz）雜訊，板上有源器件產生的雜訊在100MHz或更高頻率下為諧波。 每個晶片之間的旁路電容通常比電路板上電源輸入處的旁路電容小得多。

根據經驗，如果在設計中混合類比和數位，請將PCB分為類比和數位部分、類比設備分為類比部分、數位設備分為數位部分，以及跨地區的a/D轉換器。 類比和數位信號在各自的區域佈線，以確保數位信號的返回電流不會流向類比信號的接地。

旁路和去耦可防止能量從一個回路轉移到另一個回路。 需要考慮3個回路區域，即電源層、底層、組件和內部電源連接。 盡可能加寬電源和地線寬度意味著地線比電源線寬。 它們之間的關係是：地線>電源線>訊號線。 通常訊號線寬度為0.2-0.3mm，細寬度可為0.05“-”0.07mm，電源線為1.2“-”2.5 n'Lrfl。 使用大面積的銅作為地線。 將未使用的位置作為地線連接到印製板上的接地。 也可以做成多層板，一層做電源，一層做地線。 為每個集成電路晶片配寘一個0.01中心陶瓷電容器。 如果印刷電路板空間小，無法安裝，鉭電解電容器可以每4-10片配寘1-10片。 該器件的高頻阻抗很小，在500 kI-Iz-20MHz範圍內阻抗小於lQ，洩漏電流很小（小於0.5LlA）。 去耦濾波電容器必須安裝在靠近集成電路的地方，以縮短電容器引線和瞬態電流電路面積，尤其是高頻旁路電容器。

當系統工作在50MHz時，會出現傳輸線效應和信號完整性問題，傳統的措施可以取得令人滿意的效果。 當系統時鐘達到120MHz時，必須考慮使用高速電路設計知識，否則基於傳統方法設計的PCB將無法正常工作。 囙此，高速PCB電路設計已成為電子系統設計者必須掌握的設計科技。

2 PCB高速訊號電路設計科技

2.1高速訊號接線

多層板是高速訊號佈線所必需的，也是减少干擾的有效手段。 减小印刷電路板的尺寸，充分利用中間層設定遮罩，實現緊密接地，有效降低寄生電感，縮短訊號傳輸長度，减少訊號之間的交叉干擾等，都有利於高速電路的可靠性。 資料表明，在第八届全國抗輻射電子與電磁脈衝學術研討會上收集到相同資料時，四層面板的雜訊級比兩層面板低20 dB。 領先的彎道越少越好。 使用完整的直線，需要過渡。 可以使用45度多段線或圓弧過渡來减少高速訊號的外部傳輸和耦合，並减少訊號的輻射和反射。

高速電路設備引脚之間的引線越短越好。 引線長度越長，分佈電感和電容值越大，在高速電路系統中會產生反射、振盪等現象。 高速電路器件引脚之間的引線層之間的交替越少越好，即在元件連接過程中使用的孔越少。 據估計，通孔可產生約0.5pF的分佈電容，導致電路延遲顯著增加。 在高速電路佈線中，應注意訊號線近平行路線引入的“交叉干擾”。 如果無法避免平行分佈，可在平行訊號線的背面放置大面積的“接地”，以减少干擾。 在兩個相鄰層中，線的方向必須相互垂直。

為特別重要的訊號線或本地設備安裝地線外殼。 當時鐘訊號、高速類比信號等不可干擾訊號正在傳輸時，可將受保護的基線添加到週邊，並將受保護的訊號電纜夾在中間。 各種訊號線路不能形成回路，地線不能形成電流回路。 如果產生回路佈線電路，將在系統中造成大量干擾。 使用菊花*鏈式佈線可有效避免佈線時出現回路。 應在每個IC塊附近設定一個或多個高頻去耦電容器。 當類比和數位地線連接到公共地線時，使用高頻扼流圈。 有些高速訊號線需要特別處理：差分訊號要求它們在同一層上，盡可能靠近平行線，差分訊號線之間不允許插入訊號，要求長度相等。

高速訊號佈線應盡可能避免分支或樹樁形成。 高頻訊號線在地面行走時容易產生較大的電磁輻射。 通過在電源和電線之間佈線高頻訊號線，並通過電源和底層吸收電磁波，將大大减少產生的輻射。

2.2高速時鐘訊號接線

時鐘電路在數位電路中佔有重要地位。 C64xDSP是C6000平臺的成員，具有很高的處理速度。 C64xDSP的高速時鐘可達1.1GHz，是早期C62xDSP的lO倍。 囙此，在基於DSP的現代電子系統的未來應用設計中，時鐘佈線的要求將越來越高。 高速時鐘訊號線優先，一般在佈線時，需要優先考慮系統的主時鐘訊號線。 高速時鐘訊號線具有較高的頻率，這要求線路盡可能短，以確保訊號失真。

高頻時鐘，對雜訊干擾特別敏感。 高頻時鐘訊號線需要保護和遮罩，以减少干擾。

高頻時鐘（高於20MHz的時鐘，或沿小於5ns上升的時鐘）必須有一個線寬至少為10rail、地線寬度至少為20mil的地線護衛器。 高頻訊號線的保護地線端部必須通過孔與地面接觸良好，每隔5em左右與地面連接。 地線護送與數據線長度基本相同，建議手動拉線； 時鐘發送側必須串聯大約22-220Q的阻尼電阻。 高速時鐘訊號路由盡可能在同一層上設計，高速時鐘訊號線周圍沒有其他干擾源和路由。 對於高頻時鐘連接，建議使用星形連接或點對點連接。 T型連接應確保臂長相等，儘量減少多餘的Ls，並且應在晶體振盪器或時鐘晶片下使用銅，以防止干擾。 避免這些線路引起的訊號雜訊的干擾。

在高速訊號佈線和高速時鐘訊號佈線中，要求在佈線過程中播放較少的LL和分支，以避免樹樁和訊號反射和交叉。 高速PCB中通孔和殘端（Stub）的影響不僅體現在對訊號的影響上，還體現在導體阻抗的變化上。 然而，設計人員往往忽略了孔洞和樹樁對阻抗的影響。

選擇合理的孔尺寸。 例如，對於具有4到10層的PCB設計，常見的選擇是10mil/20mil（鑽孔/焊盤）或16mil/30mil。 對於一些高密度的小型PCB，也可以使用8mil/18mil孔。 考慮使用更大的尺寸來降低電源或地線通過的阻抗。 將電源和接地的針腳靠近孔。 銷和孔之間的引線越短越好。 同時，電源和接地的引脚應盡可能厚，以降低阻抗。

高密度系統級晶片封裝在BGA或COB中，引脚間距日益减小。 球間距低至0.6mm，並將繼續减小，囙此無法使用傳統佈線工具繪製封裝器的訊號線。 在第八届全國抗輻射電子與電磁脈衝學術研討會（249）上，目前有兩種方法可以解决這一問題：（1）通過球下的孔從下層劃出訊號線； （2）通過使用非常薄的佈線和自由角佈線，在球形栅格陣列中查找引線通道。 對於這種BGA或COB封裝的高密度設備，寬度和空間非常小的佈線是唯一可行的選擇。 只有這樣，才能保證高產量和高可靠性，滿足高速設計要求。

2.3 BGA封裝焊盤的設計

隨著器件封裝技術的發展，器件封裝的相對尺寸越來越小。 TMS320C6000系列設備最多有352個引脚，因為BGA脚間距很小，孔靠近引脚，這會產生很大的電感。 它也對高速訊號有害，囙此當BGA分散時，嘗試使用較小的孔。 BGA墊的大小與BGA的脚間距之間有對應關係，但不能大於BGA銷球的直徑，通常約為其1/10～1/5。 BGA焊盤旁邊的孔和組件表面上的焊盤需要堵住並用綠油覆蓋。 對於BGA焊接，周圍2era中不能出現其他組件。

結論

數位信號處理器就是信號處理。 隨著高頻器件的普及，印刷電路板的密度增大，干擾增大，訊號質量的改善已被放在設計的首要位置。 高速DSP的PCB板設計是一個非常複雜的過程。 在設計高速電路時，需要考慮幾個相互對應的因素。 如果高速設備彼此靠近佈置，延遲可能會减少，但可能會發生串擾和顯著的熱效應。 高速訊號應盡可能在內層佈線，而穿孔應更少，這也是一個衝突。 囙此，在設計中，我們需要考慮所有有利因素，做出全面的電路設計。

只有這樣，才能 高品質PCB電路板 抗干擾能力强, 設計性能穩定、實时性高.