PCB科技 - PCB設計更改導致的軌跡寬度變化

什麼時候 PCB佈線, 當軌跡穿過某個區域時，經常會發生這種情況, 由於該區域的佈線空間有限, 必須使用較細的管線. 經過該區域後, 線條恢復到其原始寬度. 軌跡寬度的變化將導致阻抗變化, 囙此會發生反射, 這會影響訊號. 那麼在什麼情况下可以忽略這種影響呢, 在什麼情况下我們必須考慮它的影響?

與這種影響有關的因素有3個：阻抗變化的幅度、訊號上升時間和窄線上的訊號延遲。

首先討論阻抗變化的幅度。 許多電路的設計要求反射雜訊小於電壓擺幅的5%（這與訊號上的雜訊預算有關）。 根據反射係數公式，阻抗的近似變化率可以計算為：Z/Z2*1.–10%。 如您所知，電路板上的典型阻抗指數為+/-10%，這是根本原因。

如果PCB阻抗僅改變一次，例如，線上寬從8密耳更改為6密耳後，將保持6密耳的寬度。 為了達到雜訊預算要求，即突然變化時的訊號反射雜訊不超過電壓擺幅的5%，阻抗變化必須小於10%。 這有時很難做到。 以FR4板上的微帶線為例，進行計算。 如果線寬為8密耳，則線與基準面之間的厚度為4密耳，特性阻抗為46.5歐姆。 線寬變為6mil後，特性阻抗變為54.2歐姆，阻抗變化率達到20%。 反射訊號的振幅必須超過標準。 至於對訊號的影響，還與訊號上升時間和從驅動端到反射點的訊號延遲有關。 但至少這是一個潜在的問題點。 幸運的是，此時可以通過阻抗匹配終止來解决這個問題。

如果 PCB阻抗 更改兩次, 例如, 線寬從8mil更改為6mil後, 拔出2cm後變回8mil. 然後在2釐米長和6英里寬的測線兩端都會出現反射. 一旦阻抗變大並發生正反射, 然後阻抗變小，出現負反射. 如果兩次反射之間的間隔足够短, 這兩種反射可能相互抵消, 從而减少影響. 假設傳輸訊號為1V, 0.2V在第一次規則反射中反射, 1.2V繼續向前傳輸, 和-0.2*1.2 = 0.24v在第二次反射中反射回來. 假設6mil線路的長度非常短, 這兩種反射幾乎同時發生, 全反射電壓僅為0.04伏, 低於譟音預算要求的5%. 因此, 這種反射是否影響訊號以及影響程度與阻抗變化時的延時和訊號上升時間有關. 研究和實驗表明，只要阻抗變化的延時小於訊號上升時間的20%, 反射訊號不會引起問題. 如果訊號上升時間為1 ns, 則阻抗變化時的延時小於0.2 ns對應1.2英寸, 反思不會引起問題. 換句話說, 對於本例, 只要6密耳寬的軌跡長度小於3釐米，就沒有問題.

當PCB設計跡線寬度發生變化時，有必要根據實際情況仔細分析，是否會造成影響。 有3個參數需要注意：阻抗變化有多大，訊號上升時間是多少，以及線寬變化的頸部部分有多長。 按上述方法近似估算，適當留一定餘量。 如果可能，儘量縮短頸部長度。

應該指出的是，實際上 PCB加工, 參數不能像理論那樣精確. 該理論可以為我們的設計提供指導, 但它不能被複製或教條化. 畢竟, 這是一門實用科學. 估計值應根據實際情況進行適當修訂, 然後應用到設計中. 如果你覺得自己沒有經驗, 首先要保守, 然後根據製造成本進行適當調整.