PCB科技 - PCB工藝高速PCB佈線注意事項

PCB工藝 高速PCB wiring attention

Question: What is the definition of high-speed system?
答：高速數位信號由訊號的邊緣速度决定. 通常地, 當上升時間小於訊號傳輸延遲的4倍時，它被視為高速訊號. 通常的高頻訊號是指訊號頻率. 高速電路的設計和開發應具備訊號分析的知識, 輸電線路, 和類比電路. 概念錯誤：8kHz幀訊號是低速訊號.
問題：在 high-speed PCB設計, 通常使用自動路由功能. 如何有效地實現自動路由?

答案：在a中 高速電路板, 你不能只看路由器的速度和分配率. 此時, 這還取決於它是否能够接受高速規則, 例如，要求從T形觸點到每個端子的長度相等. 此時, Cadence的SPECCTRA它可以很好地解决高速佈線的問題. 許多路由器不能接受或只能接受很少的高速規則.
問題：在 高速PCB 設計, 串擾和訊號線速度之間的關係是什麼, 軌跡的方向, 等.? What 設計 indicators need to be paid attention to to avoid crosstalk and other problems?
答：串擾會影響邊緣速率. 一般來說, 當一組匯流排具有相同的傳輸方向時, 串擾因數將减慢邊緣速率. 當一組匯流排的傳輸方向不同時, 串擾因數將使邊緣速率更快. 控制串擾可以通過控制線路長度來實現, 行間距, 直線疊加, 和源匹配. 問題：對於高速系統, 多層電路板佈線時應注意什麼? 定義各層功能的原則是什麼? 答：注意電源和接地層的佈置, 並確保佈線層具有相同的阻抗. 關鍵訊號的路由應盡可能遠，兩側有一個平面層. 不要跨平面折開. 一般根據實際情況確定. 電源和地面通過附近的孔與電源和接地層連接.

問題：在多層電路板上, 哪些措施可以减少層間的相互干擾並提高訊號質量?
答：主要解决阻抗控制問題, 匹配, 跟踪返回, 電源完整性, EMC, 等. 减少層間干擾可以减少佈線層和平面層之間的距離, 新增佈線層之間的距離, 並儘量避免相鄰佈線層中的並聯佈線. 有很多方法可以列出它們.
問題：關於數位電源, 類比功率, 數位接地和類比接地, 你如何將它們劃分為 PCB 設計?
答：電源通過濾波電路連接, 數位和類比是分開的. 數位和類比接地取決於特定晶片, 有些需要單獨, 單點連接, 有些不需要分開.
問題：背板僅提供一個接地, 這是一個數位地面, 挿件上有類比和數位兩部分. 如何連接該類比接地?
答：取決於挿件卡類比部分的晶片要求, 您通常可以在插入式卡上分離數位和類比接地, 在單點連接挿件, 並將挿件的數位接地連接到背板的數位接地.

問題：如何考慮阻抗匹配 高速PCB設計? 在多層電路板設計中, 如何計算內部訊號層的特性阻抗? 如何匹配50Ω的輸入阻抗和75Ω的輸出阻抗?
答：需要根據線寬計算阻抗匹配, 線路厚度, 板材結構, 等. 有時必須添加串聯或並聯電阻以實現匹配. 內部訊號層阻抗計算也以相同的管道考慮這些參數. 不可能完全匹配50Ω的輸入阻抗和75Ω的輸出阻抗, 只要訊號和定時問題的完整性可以得到保證.
問題：在EMC測試中, 發現時鐘訊號的諧波非常嚴重. 除了將去耦電容器連接到 PCB設計, 抑制電磁輻射應注意哪些方面?

答：你可以把時鐘訊號放在內層, or connect a small capacitor to the g圓形的 on the clock line (of course it will affect the clock edge rate).
Vias and pads
a. Vias can only be holed on the inner wall (unless it is marked or the outer diameter is smaller than the inner diameter, the manufacturer will consider it to be non-porous); and the pad can be directly non-pored (the plated in the Advanced of the pad is removed as a non-hole change).

b. 通孔位於兩個選定層之間. 光圈不能為0. 對於多層板, 通孔, 盲孔, 埋孔, 等. can be made; and the pads can only be in a single layer (through hole shape). The pad can also be considered in a single MultiLayer layer), 孔徑可以為0, 鑽孔只能是一個通孔.
c. The vias of the same network as the copper-clad will be directly covered when the copper is covered (the same network is selected); and the pads of the same network as the copper-clad can be connected in an optional way.
d. 過孔只能是圓形； 墊子可以是方形的, 矩形的, 八角形, round, 橢圓形, 等., 焊盤堆棧可用於定義頂部的各自尺寸和形狀, 中層和底層.

Reliability Design of Printed Circuit Board-Decoupling Capacitor Configuration
In the DC power supply loop, 負載的變化會引起電源雜訊. 例如, 在數位電路中, 當電路從一種狀態變為另一種狀態時, 電力線上會產生較大的尖峰電流, 形成瞬態雜訊電壓. 去耦電容器的配寘可以抑制負載變化產生的雜訊, 這是可靠性設計中的常見做法 印刷電路板s. 配寘原則如下：
.在電源輸入端連接一個10-100uF的電解電容器. 如果 印刷電路板 允許, 使用100uF以上的電解電容器的抗干擾效果會更好.

. 配寘0.每個集成電路晶片的01uF陶瓷電容器. 如果 印刷電路板 空間小，無法安裝, 每4-10個晶片可配置1-10uF鉭電解電容器. 這種設備的高頻阻抗特別小, 在500kHz-20MHz範圍內，阻抗小於1Î. And the leakage current is very small (less than 0.5uA).
.對於雜訊能力弱且在關閉期間電流變化大的設備, 和儲存設備，如ROM和RAM, a decoupling capacitor should be directly connected between the power line (Vcc) and ground (GND) of the chip.
.去耦電容器的引線不能太長, 尤其是高頻旁路電容器.