PCB科技 - 高速PCB電路板設計注意事項

高速電機設計注意事項 印刷電路板電路板
The number of stacks:
A good laminated structure is the best preventive measure for most signal integrity problems and emc problems, 這也是人們最容易誤解的. 這裡有幾個因素在起作用, 解决一個問題的好方法可能會惡化其他問題. 許多系統設計供應商都會建議，系統中至少應有一個連續平面 電路板 控制特性阻抗和訊號質量. 只要價格合理, 這是個好建議. EMC顧問通常建議在外層放置地面填充物或接地層，以控制電磁輻射和對電磁干擾的敏感性. 在某些情况下，這也是一個很好的建議. 然而，用電容模型分析疊層結構中的訊號問題, 由於瞬態電流, 這種方法在一些常見的設計中可能很麻煩. 第一, 讓我們來看一對功率平面的簡單情况/地平面：它可以被視為一個電容器. 可以認為，功率層和接地層是電容器的兩個極板. 獲得更大的電容值, you need to move the two plates closer together (distance D) and increase the dielectric constant (ε▼r▼). 電容越大, 阻抗越低, 這就是我們想要的，因為它可以抑制譟音. 無論其他層如何排列, 主電源層和接地層應相鄰並位於堆棧的中間. 如果電源層和地面層之間的距離較大, 這將導致大電流回路，並帶來大量雜訊. 對於8層板, putting the power layer on one side and the ground layer on the other side will cause the following problems

1. 最大串擾. 由於互電容的新增, 訊號層之間的串擾大於層本身的串擾.
2. 發行量最大. 電流圍繞每個功率平面流動，並與訊號平行, 大量電流進入主電源平面並通過接地層返回. 由於迴圈電流的新增，電磁相容性特性將惡化.
3. 失去對阻抗的控制. 訊號離控制層越遠, 由於周圍有其他導體，阻抗控制的精度較低.
4. 因為很容易導致焊料短路, 這可能會新增產品成本.
Characteristic impedance:
We must make a compromise choice between performance and cost. 出於這個原因, 我在這裡討論如何安排數位 電路板以獲得最佳的SI和EMC特性. 每層的分佈 印刷電路板 通常是對稱的. 依我拙見, 兩個以上的訊號層不應相鄰放置； 否則, 對SI的控制將在很大程度上喪失. 最好成對對稱放置內部訊號層. 除非某些訊號需要連接到smt設備, 我們應該儘量減少外部訊號接線. 一個好的設計方案的第一步是正確設計結構的層合結構 電路板 具有大量層. 我們可以多次重複這種放置方法. 您還可以添加額外的電源層和接地層； 只需確保兩個電源層之間沒有訊號層對. 高速訊號佈線應佈置在同一對訊號層中； 除非由於SMT設備的連接而遇到, 不得違反這一原則. All traces of a signal should have a common return path (那就是, the ground plane). There are two ideas and methods to judge what two layers can be regarded as a pair:
1. 確保返回訊號在等距離處完全相同. 這意味著訊號應在內部接地層的兩側對稱佈線. 其優點是易於控制阻抗和迴圈電流； 缺點是地面層上有許多過孔, 還有一些無用的層.
2. 相鄰接線的兩個訊號層. The advantage is that the vias in the ground layer can be controlled to a minimum (using buried vias); the disadvantage is that the effectiveness of this method is reduced for some key signals.
我喜歡使用第二種方法. 優選的是，用於元件驅動和接收訊號的接地連接可以直接連接到與訊號佈線層相鄰的層. 作為簡單的接線原理, the surface wiring width in inches should be less than one-third of the drive rise time in nanoseconds (for example: high-speed TTL wiring width is 1 inch). 如果由多個電源供電, 必須在電源線之間鋪設接地層以將其隔開. 不要形成電容器, 以免造成電源之間的交流耦合. 上述措施都是為了减少迴圈和串擾, 增强阻抗控制能力. 接地層也將形成有效的EMC“遮罩盒”. 在考慮對特性阻抗影響的前提下, 未使用的表面區域可以製成地面層. 特性阻抗良好的疊層結構可以有效地控制阻抗, 其軌跡可以形成易於理解和預測的傳輸線結構. 現場解決方案工具可以很好地處理此類問題, 只要變數數量控制在最小值, 可以獲得相當準確的結果. 然而, 當3個或更多訊號疊加在一起時, 事實並非如此, 原因很微妙. 目標阻抗值取決於設備的處理科技. 高速CMOS工藝一般可以達到70Î俎俎俎俎俎俎俎俎俎俎20430； 高速TTL設備通常可以達到80Ω到100Ω. 因為阻抗值通常對雜訊容限和訊號切換有很大影響, 選擇阻抗時必須非常小心； 產品手册應對此提供指導. 現場分辯率工具的初始結果可能會遇到兩類問題. 第一個是視野受限的問題. 現場解決方案工具僅分析附近軌跡的影響, 並且不考慮影響阻抗的其他層上的非平行軌跡. 現場解決方案工具在接線之前無法瞭解詳細資訊, that is, 指定軌跡寬度時, 但上述配對方法可以最小化此問題.
值得一提的是部分功率面的影響. 外部 電路板 接線後，通常會擠滿接地銅線, 有利於抑制電磁干擾和平衡電鍍.