PCB科技 - PCB電路設計中的十四個誤區

中的十四個誤解 印刷電路板電路設計

現象1： 印刷電路板設計 本檔案要求 印刷電路板板 不高, 囙此，請使用較細的電線並自動排列. 備註：自動佈線不可避免地會佔用更大的空間 印刷電路板 地區, 同時, 它將產生比手動佈線多得多的通孔. 批量生產大型產品, 除業務因素外, 這些因素 印刷電路板製造商 考慮降低價格的是線寬和過孔數量, 分別影響 印刷電路板 以及消耗的鑽頭數量, 這節省了供應商的成本，也給降價找到了理由.
現象2：這些匯流排訊號都是由電阻拉的, 所以我覺得很輕鬆.
評論：訊號需要上下移動的原因有很多, 但不是所有的都需要拉. 上拉和下拉電阻器拉一個簡單的輸入信號, 電流小於幾十微安, 但當拉動驅動訊號時, 電流將達到毫安培級. 當前系統通常每個都有32比特地址數據, 如果244/245隔離匯流排和其他訊號上拉, 這些電阻器將消耗幾瓦的功耗.

現象3：如何處理這些未使用的I/O CPU和FPGA埠? 先讓它空著, 以後再談.
備註：如果未使用的I/O埠保持浮動, 它可能會成為一個輸入信號，在外界干擾下反復振盪, MOS器件的功耗基本上取決於門電路的翻轉次數. 如果它被拉起, 每個引脚也將有微安電流, so the best way is to set it to output (of course, no other signals with driving can be connected to the outside) Phenomenon 4: This FPGA has so much left You can't run out of doors, 所以讓我們一起玩吧. 備註：FGPA的功耗與使用的觸發器數量和觸發器數量成正比, 囙此，同一類型FPGA在不同電路和不同時間的功耗可能相差100倍. 减少高速觸發器的數量是降低FPGA功耗的根本途徑.
現象5：這些小晶片的功耗非常低, 無需考慮評論：很難確定內部不複雜晶片的功耗, 主要由引脚上的電流决定, ABT16244, 空載功耗可能小於1 mA, but its indicator is that each pin can drive a load of 60 mA (such as matching a resistance of tens of ohms), 那就是, the maximum power consumption of the full load can reach 60*16=960mA, 當然只有電流這麼大的電源, 所有熱量都落在負載上.
現象6：記憶體有這麼多控制訊號. 我的 印刷電路板板 只需要使用OE和WE訊號. 晶片選擇應接地, 囙此，在讀取操作期間，數據的輸出速度要快得多.
Comment: The power consumption of most memories when the chip selection is valid (regardless of OE and WE) will be more than 100 times larger than when the chip selection is invalid, 囙此，應盡可能使用CS來控制晶片, 只要滿足其他要求. 可以縮短晶片選擇脈衝的寬度.
現象7：為什麼這些訊號會超調? 只要匹配好, comments can be eliminated: Except for a few specific signals (such as 100BASE-T, CML), 有過沖, 只要不是很大, 它不一定需要匹配, 即使匹配, 無需匹配. 最好的. 例如, TTL的輸出阻抗小於50歐姆, 甚至有20歐姆. 如果使用如此大的匹配電阻, 電流將非常大, 功耗不可接受, 訊號幅度太小，無法使用. 此外, 輸出高電平和輸出低電平時，通用訊號的輸出阻抗不同, 沒有辦法實現完全匹配. 因此, TTL的匹配, LVDS, 422和其他訊號可以接受，只要達到過沖.
現象8：降低功耗是硬體人員的事, 與此無關 印刷電路板 軟件.