PCB新聞 - 基於電磁相容科技的佈線設計

基於電磁相容科技的多層電路板佈線PCB設計方法電磁相容（Electro-Magnetic compatibility，簡稱EMC）是一門新興的綜合性學科，主要研究電磁干擾和抗干擾問題。 電磁相容性是指電子設備或系統在規定的電磁環境水准下，不因電磁干擾而降低性能指標，其產生的電磁輻射不大於限定的極限水准，不影響其他系統的正常運行。 並達到設備與設備、系統與系統互不干擾、可靠協同工作的目的。 電磁干擾（EMI）是由電磁干擾源通過耦合路徑將能量傳輸到敏感系統引起的。 它包括三種基本形式：導線和公共地線的傳導，以及通過空間輻射或近場耦合的傳導。 實踐證明，即使電路原理圖設計正確，印刷電路板設計不當，也會對電子設備的可靠性產生不利影響。 囙此，確保印刷電路板的電磁相容性是整個系統設計的關鍵。 本文主要論述了電磁相容科技及其在多層印刷電路板（簡稱PCB）設計中的應用。 文章引用自深圳宏勵傑電子！

PCB板是電子產品中電路元器件的支撐。 它提供電路部件和設備之間的電力連接，是各種電子設備的最基本部件。 如今，大規模和非常大規模的集成電路已經廣泛應用於電子設備中，並且元件在印刷電路板上的安裝密度越來越高，訊號傳送速率越來越快。 EMC的問題越來越突出。 PCB有單面板（單層板）、雙面板（雙層板）和多層板。 單板和雙板通常用於中低密度佈線電路和低集成電路，多層板使用高密度佈線和高集成電路。 從電磁相容性的角度來看，單面和雙面板不適合用於高速電路。 單面和雙面佈線已不能滿足高性能電路的要求。 多層佈線電路的發展提供了解决上述問題的可能性。 應用越來越廣泛。

1多層佈線的特點

PCB由多層結構的有機和無機電介質資料組成。 層之間的連接是通過通孔實現的。 通孔被鍍上或填充有金屬材料，以實現層之間的電信號傳導。 多層佈線被廣泛使用的原因具有以下特徵：

（1）多層板內部設有專用的電源層和接地層。 功率層可以用作雜訊環路以减少干擾； 同時，功率層還為系統中的所有訊號提供了一個環路，以消除共阻抗耦合干擾。 降低電源線的阻抗，從而减少公共阻抗干擾。

（2）多層板採用特殊的接地層，所有訊號線都有特殊的接地線。 訊號線的特點：阻抗穩定，易於匹配，减少了反射引起的波形失真； 同時，特殊接地層的使用新增了訊號線和接地線之間的分佈電容，减少了串擾。

2印刷電路板的層壓設計

2.1 PCB佈線規則

多層電路板的電磁相容性分析可以基於電磁感應的基爾霍夫定律和法拉第定律。 根據基爾霍夫定律，從源到負載的任何時域訊號都必須具有最低阻抗的路徑。

具有多層的PCB通常用於高速、高性能的系統，其中多層用於直流（DC）電源或接地參攷平面。 這些平面通常是沒有任何分割的實心平面，因為有足够的層用於供電或接地，所以不需要在同一層上施加不同的直流電壓。 該層將被用作與它們相鄰的傳輸線上的訊號的電流返回路徑。 構建低阻抗電流返回路徑是這些平面層最重要的EMC目標。

訊號層分佈在物理參攷平面層之間，它們可以是對稱帶狀線和非對稱帶狀線。 以12層板為例說明多層板的結構和佈局。 分層結構為T-P-S-P-S-P-S-P-S-S-P-B，“T”為頂層，“P”為參攷平面層，“S”為訊號層。 “B”是最底層。 從頂層到底層是第一層、第二層和第十二層。 頂層和底層用作組件的焊盤。 訊號不應在頂層和底層之間傳輸太長時間，以减少來自跡線的直接輻射。 不相容的訊號線應相互隔離。 這樣做的目的是避免彼此之間的耦合干擾。 高頻和低頻、大電流和小電流、數位和類比信號線不相容。 在組件佈局中，不相容的組件應放置在印刷板上的不同位置。 訊號線的佈局仍然是必要的。 小心隔離它們。 設計時應注意以下3個問題：

（1）確定哪個參攷平面層將包含用於不同DC電壓的多個電源區域。 假設第11層具有多個直流電壓，這意味著設計者必須使高速訊號盡可能遠離第10層和底層，因為返回電流不能流過第10層上方的參攷平面，並且需要拼接電容器。 層5、7和9是用於高速訊號的訊號層。 重要訊號的跡線應盡可能地佈置在一個方向上，以優化層上可能的跡線通道的數量。 分佈在不同層上的訊號跡線應該相互垂直，這可以减少線之間電場和磁場的耦合干擾。 第3層和第7層可設定為“東西”走向，第5層和第9層設定為“南北”走向。 布層取決於布到達目的地的方向。

（2）高速訊號路由期間的層變化，以及哪些不同的層用於獨立路由，以確保返回電流根據需要從參攷平面流到新的參攷平面。 這是為了减少訊號環路面積，並减少環路的差模電流輻射和共模電流輻射。 回路輻射與電流強度和回路面積成正比。 事實上，最好的設計不需要返回電流來改變參攷平面，而是簡單地從參攷平面的一側改變到另一側。 例如，訊號層的組合可以用作訊號層對：層3和層5、層5和層7、層7和層9，這允許東西方向和南北方向形成佈線組合。 但是不應該使用層3和層9的組合，因為這需要返回電流從層4流到層8。 儘管去耦電容器可以放置在過孔附近，但在高頻下，由於引線和過孔電感的存在，電容器是無用的。 而且這種佈線會新增訊號回路的面積，不利於减少電流輻射。

（3）選擇參照平面圖層的直流電壓。 在這個例子中，由於處理器內部的信號處理速度很高，電源/接地參攷引脚上有很多雜訊。 囙此，使用去耦電容器向處理器提供相同的直流電壓，並盡可能有效地使用去耦的電容器是非常重要的。 减少這些元件電感的最佳方法是將跡線連接得盡可能短和寬，並使過孔盡可能短而厚。

如果第二層被分配為“接地”，而第四層被分配作為處理器的電源，則過孔應盡可能短於放置處理器和去耦電容器的頂層。 延伸到板底層的剩餘空間不包含任何重要電流，短距離也沒有天線效應。 錶1列出了堆疊設計佈局的參攷配寘。

2.2 20-H規則和3-W規則

在多層PCB板的電磁相容性設計中，確定多層板的功率層與邊緣之間的距離和解决印刷帶之間的距離有兩個基本原則：20-H規則和3-W規則。

20-H原理：由於磁通量之間的聯系，射頻電流通常存在於功率平面的邊緣。 這種層間耦合稱為邊緣效應。 當使用高速數位邏輯和時鐘訊號時，功率平面將相互作用。 耦合射頻電流，如圖1所示。 為了减少這種影響，電源平面的物理尺寸應至少比最接近地平面的物理大小小20H（H是電源平面和地平面之間的距離）。 電源的邊緣效應通常發生在10H、20H左右。當大約10%的磁通量被阻擋時，如果你想達到98%的磁通量，你需要一個100%的邊界值，如圖1所示。 20-H規則確定電源平面和最近地平面之間的物理距離。 該距離包括銅厚度、預填充和絕緣分離層。 使用20-H可以提高PCB本身的諧振頻率。 3-W規則：當兩條印刷線路之間的距離很小時，兩條線路之間會發生電磁串擾，這將導致相關電路發生故障。 為了避免這種干擾，保持任何行距不小於列印線寬的3倍，即不小於3W（W為列印線寬）。 印刷線路的寬度取決於線路阻抗的要求。 過寬會影響佈線密度，過窄會影響傳輸到端子的訊號的完整性和强度。 時鐘電路、差分對和I/O埠的佈線都是3-W原理的基本應用對象。 3-W原理僅表示串擾能量衰减70%的電磁通量線的邊界。 如果要求更高，例如串擾能量衰减衰减98%的電磁通量邊界線，則必須採用10W的間隔。

2.3接地線的佈置

首先，我們必須建立分佈式參數的概念。 當頻率高於某一頻率時，任何金屬線都必須被視為由電阻和電感組成的器件。 囙此，接地引線具有一定的阻抗，並構成一個電力回路。 無論是單點接地還是多點接地，都必須形成低阻抗回路才能進入真正的接地或機架。 長度為25mm的典型印刷線將顯示大約15-20nH的電感。 加上分佈電容的存在，將在接地板和設備機架之間形成諧振電路。 其次，當地電流流過地線時，會產生傳輸線效應和天線效應。 當線路長度為1/4波長時，它顯示出高阻抗，接地線實際上是一個開路，接地線變成了向外輻射的天線。 最後，接地板充滿由高頻電流和擾動形成的渦流。 囙此，在接地點之間形成許多回路。 這些回路的直徑（或接地點之間的距離）應小於最高頻率波長的1/20。 選擇合適的設備是設計成功的重要因素。 尤其是在選擇邏輯器件時，儘量選擇上升時間大於5ns的邏輯器件。 切勿選擇時序快於電路要求的邏輯器件。

2.4電源線的佈置

對於多層板，電源層接地層結構用於供電。 這種結構的特性阻抗比軌道對的特性阻抗小得多，軌道對的阻抗可以小於1。 這種結構具有一定的電容，不需要在每個集成晶片旁邊添加高頻去耦電容器。 即使層電容器的容量不够，當需要外部去耦電容器時，也不應該在集成晶片旁邊添加，而是可以在印刷板上的任何地方添加。 集成晶片的電源引脚和接地引脚可以通過金屬化通孔直接連接到電源層和接地層，囙此電源環路總是最小的。 由於“電流總是走最小阻抗的路徑”的原理，地面上的高頻回流總是靠近軌道運行，除非有障礙物阻擋地面，囙此訊號回路總是最小的。 可以看出，與軌跡的電源相比，功率層地層結構具有佈局簡單靈活、電磁相容性好的優點。