PCB新聞 - 通過PCB分層堆疊設計控制EMI輻射

PCB層堆疊在控制EMI輻射中的作用和設計技巧。

有許多方法可以解决電磁干擾問題。 現代電磁干擾抑制方法包括：使用電磁干擾抑制塗層、選擇合適的電磁干擾抑制部件和電磁干擾模擬設計。 本文從最基本的PCB佈局出發，討論了PCB分層堆疊在控制EMI輻射中的作用和設計科技。

電源匯流排

在集成電路的電源引脚附近適當放置適當容量的電容器可以使集成電路輸出電壓跳變更快。 然而，問題並沒有就此結束。 由於電容器的頻率回應有限，電容器無法產生在全頻段清潔驅動IC輸出所需的諧波功率。 此外，在電源匯流排上形成的瞬態電壓將在去耦路徑的電感上形成壓降，這些瞬態電壓是主要的共模EMI干擾源。 我們應該如何解决這些問題？

就我們電路板上的集成電路而言，集成電路周圍的功率層可以被視為一個優秀的高頻電容器，它可以收集離散電容器洩漏的部分能量，為清潔輸出提供高頻能量。 此外，良好功率層的電感應較小，囙此由電感合成的瞬態訊號也較小，從而减少共模電磁干擾。

當然，電源層和IC電源引脚之間的連接必須盡可能短，因為數位信號的上升沿越來越快，最好直接連接到IC電源引脚所在的焊盤。 這需要單獨討論。

為了控制共模電磁干擾，功率平面必須有助於解耦，並具有足够低的電感。 該功率平面必須是一對設計良好的功率平面。 有人可能會問，好到底有多好？ 這個問題的答案取決於電源的分層、層之間的資料和工作頻率（即，IC上升時間的函數）。 通常，功率層的間距為6mil，中間層為FR4資料，功率層每平方英寸的等效電容約為75pF。 顯然，層間距越小，電容越大。

上升時間為100到300 ps的器件並不多，但根據現時的集成電路發展速度，上升時間在100到300 ps範圍內的器件將占很大比例。 對於上升時間為100到300ps的電路，3mil層間距將不再適用於大多數應用。 當時，有必要使用層間距小於1密耳的分層科技，並用高介電常數的資料取代FR4介電材料。 現在，陶瓷和陶瓷塑膠可以滿足100到300 ps上升時間電路的設計要求。

儘管未來可能會使用新材料和新方法，但對於今天常見的1到3ns上升時間電路、3到6mil層間距和FR4介質資料，通常足以處理高端諧波並使瞬態訊號足够低，換句話說，共模EMI可以降低得非常低。 本文中給出的PCB分層堆疊設計示例將假設層間距為3到6密耳。

電磁遮罩

從訊號跟踪的角度來看，一個好的分層策略應該是將所有訊號跟踪放在一個或多個層上，這些層緊挨著電源層或地面層。 對於電源，一個好的分層策略應該是電源層與地面層相鄰，並且電源層與地面層之間的距離盡可能小。 這就是我們所說的“分層”策略。

PCB堆疊

什麼堆疊策略有助於遮罩和抑制電磁干擾？ 以下分層疊加方案假設電源電流在單層上流動，並且單個電壓或多個電壓分佈在同一層的不同部分。 多功率層的情况將在後面討論。

4層板

4層板設計存在幾個潜在問題。 首先，傳統的厚度為62密耳的四層板，即使訊號層在外層，電源層和接地層在內層，電源層和接地層之間的距離仍然過大。

如果成本要求是第一位的，您可以考慮以下兩種傳統的4層板替代方案。 這兩種解決方案都可以提高EMI抑制效能，但它們僅適用於電路板上的元件密度足够低且元件周圍有足够面積（放置所需的電源銅層）的應用。

第一種是首選解決方案. 的外層 PCB板 是地面層, 中間兩層是訊號層/電源層. 訊號層上的電源採用寬線佈線, 這可以降低電源電流的路徑阻抗, 訊號微帶路徑的阻抗也很低. 從電磁干擾控制的角度來看, 這是現時最好的4層PCB結構. 在第二個方案中, 外層使用電源和接地, 中間兩層使用訊號. 與傳統相比 4層板, 改進較小, 層間阻抗與傳統方法一樣差 4層板.

如果要控制軌跡阻抗，上述疊加方案必須非常小心地將軌跡佈置在電源和接地銅島下。 此外，電源或接地層上的銅島應盡可能互連，以確保直流和低頻連接。

6層板

如果4層板上的組件密度相對較高，則最好使用6層板。 然而，6層板設計中的一些堆疊方案不足以遮罩電磁場，並且對减少電源匯流排的瞬態訊號幾乎沒有影響。 下麵討論兩個示例。

在第一個示例中，電源和接地分別位於第二層和第五層。 由於電源的高銅阻抗，非常不利於控制共模EMI輻射。 然而，從訊號阻抗控制的角度來看，這種方法是非常正確的。

在第二個示例中，電源和接地分別位於第3層和第4層。 該設計解决了電源銅阻抗的問題。 由於第1層和第6層的電磁遮罩效能較差，差模EMI新增。 如果兩個外層上的訊號線數量最少，並且軌跡長度很短（小於訊號最高諧波波長的1/20），則該設計可以解决差模EMI問題。 用銅填充外層上沒有元件和痕迹的區域，並將覆銅區域接地（每隔1/20波長作為一個間隔），這在抑制差模EMI方面特別好。 如前所述，有必要在多個點將銅區域與內部接地平面連接。

一般的高性能6層板設計通常將第一層和第六層作為接地層，第3層和第四層用於電源和接地。 由於在功率層和接地層之間的中間有兩個雙微帶訊號線層，囙此EMI抑制能力很好。 這種設計的缺點是只有兩個路由層。 如前所述，如果外部痕迹較短，並且銅鋪設在無痕迹區域，也可以使用傳統的6層板實現相同的堆疊。

另一個6層板佈局是訊號、接地、訊號、電源、接地、訊號，可以實現高級信號完整性設計所需的環境。 訊號層與地面層相鄰，功率層與地面層成對。 顯然，缺點是層的堆疊不平衡。

這通常會給製造業帶來麻煩。 解决這個問題的辦法是用銅填充第3層的所有空白區域。 填充銅後，如果第3層的銅密度接近電源層或接地層，則該電路板不能嚴格算作結構平衡電路板。 銅填充區域必須連接到電源或接地。 連接通孔之間的距離仍為1/20波長，可能不需要到處連接，但應在理想情况下連接。

10層板

由於多層板之間的絕緣隔離層非常薄，囙此電路板的10層或12層之間的阻抗非常低。 只要分層和疊加沒有問題，就可以預期良好的信號完整性。 製造厚度為62mil的12層板更為困難，能够加工12層板的製造商也不多。

由於訊號層和環路層之間總是有一個絕緣層，囙此在10層板設計中分配中間6層來路由訊號線的解決方案不是最好的。 此外，重要的是使訊號層與環路層相鄰，即電路板佈局為訊號、接地、訊號、訊號、電源、接地、訊號、訊號、接地和訊號。

該設計為訊號電流及其回路電流提供了良好的通路。 正確的佈線策略是在第一層上沿X方向佈線，在第3層上沿Y方向佈線，在第四層上沿X方向佈線，依此類推。 直觀地看，第一層1和第3層是一對分層組合，第四層和第七層是一對分層組合，第八層和第十層是最後一對分層組合。 當需要改變佈線方向時，第一層上的訊號線應通過“通孔”到達第3層，然後改變方向。 事實上，這可能並不總是可能做到的，但作為一個設計概念，必須盡可能多地遵循它。

類似地，當訊號路由方向改變時，它應該通過過孔從第8層和第10層或從第4層到第7層。 這種佈線確保了訊號正向路徑和環路之間的最緊密耦合。 例如，如果訊號在第一層上路由，環路在第二層上路由並且僅在第二層上路由，則第一層上的訊號通過“通孔”傳輸到第3層。 回路仍在第二層，以保持低電感、大電容和良好電磁遮罩效能的特點。

如果實際佈線不是這樣的呢？ 例如，第一層上的訊號線穿過通孔到達第十層。 此時，回路訊號必須從第9層找到接地層，回路電流必須找到最近的接地通路（例如電阻器或電容器的接地引脚）。 如果附近碰巧有這樣一條通道，你真的很幸運。 如果沒有這樣緊密的通孔，電感會變大，電容會减小，電磁干擾肯定會新增。

當訊號線必須通過過孔離開電流對佈線層到其他佈線層時，應將接地過孔放置在過孔附近，以便回路訊號能够順利返回到適當的接地層。 對於第4層和第7層的分層組合，訊號回路將從功率層或地面層（即第5層或第6層）返回，因為功率層和地面層之間的電容耦合良好，並且訊號易於傳輸。

多電源層設計

如果同一電壓源的兩個功率層需要輸出大電流，則電路板應佈置為兩組功率層和接地層。 在這種情況下，在每對電源層和接地層之間放置絕緣層。 通過這種管道，我們獲得了兩對阻抗相等的電源母線，它們將我們期望的電流分開。 如果功率層的堆疊導致阻抗不相等，分流將不均勻，瞬態電壓將大得多，電磁干擾將急劇增加。

如果電路板上有多個不同值的電源電壓，則相應地需要多個電源層。 記住為不同的電源創建自己的成對電源和接地層。 在上述兩種情况下，在確定成對電源層和接地層在電路板上的位置時，請記住製造商對平衡結構的要求。

The above is the introduction of controlling EMI radiation through PCB layered stacking 設計. Ipcb也提供給 PCB製造商 和 PCB製造 科技