PCB新聞 - PCB設計評估中應注意的幾個方面

在評估過程中，設計師必須捫心自問：什麼標準對他們至關重要？

讓我們看看一些趨勢，這些趨勢迫使設計師重新檢查其現有開發工具的功能，並開始訂購一些新功能：

1.HDI

電晶體複雜性和邏輯門總量的新增要求集成電路具有更多的管脚和更細的管脚間距。 今天，在一個引脚間距為1mm的BGA設備上設計2000多個引脚是很常見的，更不用說在一個引脚間距為0.65mm的設備上佈置296個引脚了。 對越來越快的上升時間和信號完整性（SI）的需求需要更多的電源和接地引脚，囙此需要在多層板中佔據更多層，從而驅動高水准的微通孔。 對密度互連（HDI）科技的需求。

HDI是為滿足上述需求而開發的一種互連科技。 微通孔和超薄電介質、更細的記錄道和更小的線間距是HDI科技的主要特點。

2.射頻設計

對於 射頻設計, 射頻電路應直接設計為系統原理圖和系統板佈局, 並且不在單獨的環境中用於後續轉換. 所有類比, 射頻模擬環境的調諧和優化能力仍然是必要的, 但是類比環境可以接受比“真實”設計更多的原始數據. 因此, 資料模型之間的差异和由此產生的設計轉換問題將消失. 首先, 設計者可以直接在系統設計和射頻模擬之間進行互動； 其次, 如果設計師執行大規模或相當複雜的 射頻設計, 他們可能希望將電路類比任務分配給並行運行的多個計算平臺, 或者，他們希望將由多個模塊組成的設計中的每個電路發送到各自的模擬器, 從而减少類比時間.

3、先進的包裝

現代產品功能日益複雜，需要相應新增無源元件的數量，這主要體現在低功率、高頻應用中去耦電容器和終端匹配電阻器數量的新增。 雖然被動表面貼裝器件的封裝在幾年後大幅收縮，但在試圖達到最大密度時，結果仍然相同。 印刷元件科技使多晶片元件（MCM）和混合元件向今天可以直接用作嵌入式無源元件的SiP和PCB過渡。 在改造過程中，採用了最新的組裝科技。 例如，在分層結構中包含一層阻抗資料，並在uBGA封裝下直接使用串聯端接電阻器，大大提高了電路的效能。 現在，嵌入式無源元件可以高精度設計，無需額外的處理步驟來雷射清洗焊縫。 無線組件也朝著改善直接在基板中集成的方向發展。

4. 剛柔PCB

為了設計一個 剛柔PCB, 必須考慮影響裝配過程的所有因素. 設計師不能簡單地設計 剛柔PCB 像一個剛性PCB, 正如 剛柔PCB 只是另一個剛性PCB. 他們必須管理設計的彎曲區域，以確保設計點不會因彎曲表面的應力而導致導線斷裂和剝離. 還有許多機械因素需要考慮, 例如最小彎曲半徑, 電介質厚度和類型, 金屬板重量, 鍍銅, 電路總厚度, 層數, 和彎曲數量.

瞭解剛柔設計，並决定您的產品是否允許您創建剛柔設計。

5、信號完整性規劃

近年來，與用於串並轉換或串列互連的並行匯流排結構和差分對結構相關的新技術不斷進步。

並行匯流排和串並轉換設計中遇到的典型設計問題類型。 並行匯流排設計的局限性在於系統時序變化，例如時鐘偏移和傳播延遲。 由於整個匯流排寬度上的時鐘傾斜，時序約束的設計仍然很困難。 新增時鐘頻率只會使問題變得更糟。

另一方面, 差分對結構在硬體級別使用可交換的點到點連接來實現串列通信. 通常, 它通過單向串列“通道”傳輸數據, 可以疊加為1-, 2-, 4-, 8-, 16-, 和32寬度配寘. 每個通道攜帶一個位元組的數據, 囙此匯流排可以處理從8位元組到256位元組的數據寬度, 通過使用某種形式的錯誤檢測科技，可以保持數據的完整性. 然而, 由於數據速率高, 出現了其他設計問題. 高頻時鐘恢復成為系統的負擔, 因為時鐘需要快速鎖定輸入資料流程, 為了提高電路的抗抖動效能, 有必要减少週期之間的抖動. 電源雜訊也給設計師帶來了額外的問題. 這種雜訊新增了嚴重抖動的可能性, 這將使眼睛更難睜開. 另一個挑戰是降低共模雜訊並解决集成電路封裝損耗效應引起的問題, PCB板, 電纜和連接器.

6、設計包的實用性

USB、DDR/DDR2、PCI-X、PCI Express和RocketIO等設計工具包無疑將幫助設計師進入新技術領域。 設計工具包概述了該科技、詳細描述和設計者將面臨的困難，然後是類比以及如何創建佈線約束。 它與程式一起提供瞭解釋性檔案，為設計師提供了掌握先進新技術的機會。

看起來很容易得到一個 PCB板 可以處理佈局的工具； 但至關重要的是，要有一個工具，不僅能滿足佈局，而且能解决您的迫切需要.