PCB新聞 - 高頻PCB佈線常識（4）

高頻PCB佈線常識（4）

1 應該從哪些方面 電路板 調試啟動?

就數位電路而言，第一步是按順序確定3項任務：1。 確認所有功率值均已達到規劃要求。 一些具有多個電源的系統可能需要特定的電源順序和速度標準。 2.、確認所有時鐘訊號頻率正常工作，訊號邊緣無非單調問題。 3、確認復位訊號是否符合標準要求。 如果這些都正常，晶片應該宣佈第一個週期（cycle）訊號。 接下來，根據系統的工作原理和匯流排協定進行調試。

2、當電路板的尺寸固定時，如果規劃需要容納更多的功能，通常需要新增PCB的跡線密度，但這可能會導致跡線的干擾新增，跡線也會新增阻抗。 不能放弃，請專家介紹高速（>100MHz）高密度PCB規劃的技巧？

規劃時 高速高密度PCB, crosstalk (crosstalk interference) really needs special attention, 因為它對定時和信號完整性有很大影響. 以下是需要注意的幾個地方：

控制跡線特性阻抗的連接和匹配。

跟踪間隔的大小。 通常可以看出，間隔是線寬的兩倍。 通過模擬可以瞭解道間距對定時和信號完整性的影響，並找到最小容許間距。 不同晶片訊號的結果可能不同。

選擇適當的終止方法。

防止兩個相鄰層的佈線方向相同，即使存在上下堆疊的佈線，因為這種串擾大於同一層上相鄰佈線的串擾。

使用盲板/埋入過孔以新增跡線面積. 然而, 生產成本 PCB板 將新增. 實際上，很難實現完全平行和等長, 但仍有必要盡可能多地做.

此外，可以保留差分端接和共模端接，以平滑對定時和信號完整性的影響。

3、LC電路通常用於類比電源處的濾波。 但為什麼LC的過濾效果有時比RC差？

為了比較LC和RC的濾波效果，有必要考慮要濾波的頻帶和電感值的選擇是否合適。 因為電感器的電感（電抗）與電感值和頻率有關。 如果電源的雜訊頻率較低，電感值不够大，濾波效果可能不如RC。 然而，使用RC濾波需要注意的是，電阻器本身消耗能量，效率低，並注意所選電阻器可以接受的功率。

4、濾波電感和電容值的選擇方法是什麼？

除了要過濾掉的雜訊頻率外，電感值的選擇還應考慮暫態電流的響應能力。 如果LC的輸出端有機會暫態輸出大電流，過大的電感值將封锁大電流流過電感，並新增紋波雜訊。 電容值與可容忍的波紋雜訊標準值的大小有關。 紋波雜訊值要求越小，電容值越大。 電容器的ESR/ESL也會產生影響。 此外，如果將LC置於開關調節電源的輸出端，則應注意LC產生的極/零穩定性，以確保負反饋控制（負反饋控制）的回路穩定性。 影響

5、如何在不造成太大資金壓力的情况下盡可能達到EMC要求？

由於EMC而新增到PCB的成本通常是由於新增了接地層的數量以增强遮罩效果，以及新增了鐵氧體磁珠、扼流圈和其他高頻諧波設備以抑制高頻諧波。 此外，通常需要部署其他組織的遮罩結構，以使整個系統通過EMC要求。 以下僅提供了電路產生的少數電磁輻射效應，以降低PCB板規劃技能。

儘量使用訊號轉換速率較慢的設備，以减少訊號產生的高頻分量。 注意高頻設備的位置，不要離外部連接器太近。

注意高速訊號、佈線層及其回流路徑的阻抗匹配，以减少高頻反射和輻射。

在每個設備的電源引脚上放置足够的去耦電容器，以消除電源層和接地層上的雜訊。 特別注意電容器的頻率回應和溫度特性是否滿足規劃要求。

與外部連接器相鄰的接地可與接地適當切割，連接器的接地應與附近的主機殼接地相連。

您可以在某些高速訊號旁邊正確使用接地保護/分路跟踪。 但要注意保護/分流跡線對跡線特性阻抗的影響。 電源層從地面層收縮20H，H是電源層和地面層之間的距離。

當PCB板中有多個數位/類比功能塊時，通常的做法是分離數位/類比接地。 原因是什麼？

將數位/類比接地分開的原因是，切換凹凸電位時，數位電路會在電源和接地上產生雜訊。 雜訊的大小與訊號的速度和電流的大小有關。 如果接地層未被切割，數位區域電路產生的雜訊較大，且類比區域內的電路非常接近，即使數模訊號沒有穿插，類比信號仍會受到接地雜訊的干擾。 也就是說，只有當類比電路區域遠離產生大雜訊的數位電路區域時，才能使用不將數位接地切割為類比接地的方法。

另一種方法是確保數位/類比分離佈局和數位/類比信號線不相互交錯，整個PCB板接地不被切割，並且數位/類比接地連接到此接地板。 真相在那裡？

數位類比信號記錄道不能穿插的要求是因為更快數位信號的返回電流路徑將沿著記錄道下方的相鄰地面流回數位信號源。 如果數模訊號跟踪、穿插，則回路電流產生的雜訊將出現在類比電路的區域。

8、在規劃高速PCB原理圖時，如何考慮阻抗匹配？

在規劃高速PCB電路時，阻抗匹配是規劃的要素之一。 阻抗值肯定與佈線方法有關，例如在表層（微帶）或內層（帶狀線/雙帶狀線）上行走、參攷層（電源層或接地層）之間的距離、跡線寬度、PCB資料等。這兩者都會影響跡線的特性阻抗值。 換句話說，阻抗值必須在接線後確定。 通常，由於電路模型或所用數學算灋的準確性，模擬軟件無法考慮阻抗未連接的某些佈線條件。 此時，原理圖上只能保留一些終端（終端），如串聯電阻。 平滑不連續軌跡阻抗的影響。 解决這個問題的真正方法是儘量防止佈線時出現不連續阻抗。

我在哪裡可以提供更準確的IBIS模型庫？

IBIS模型的準確性直接影響模擬結果。 基本上，IBIS可以看作是實際晶片I/O緩衝器等效電路的電力特性數據，一般可以通過SPICE模型轉換獲得（也可以選擇量測，但大多數都是），SPICE數據和晶片生產是正的，囙此不同晶片製造商提供的同一設備的SPICE數據是不同的， 轉換後的IBIS模型中的數據也會相應變化。 換言之，如果使用製造商A的設備，只要他們有能力為其設備提供準確的模型數據，因為沒有人比他們更瞭解其設備的制造技術。 如果製造商提供的IBIS不準確，唯一的解決方法是不斷要求製造商改進。

10. 規劃時 高速PCB, 規劃人員應考慮EMC和EMI法規的哪些方面?

通常，EMI/EMC規劃需要同時考慮輻射和傳導方面。 前者屬於高頻部分（>30MHz），後者屬於低頻部分（<30MHz）。 囙此，它不能只關注高頻而忽視低頻。 一個好的EMI/EMC計畫必須考慮設備的方向、PCB堆棧的組織、重要連接的管道、設備的選擇等，如果事先沒有更好的組織，則後處理將超過收益，並新增成本。

例如，時鐘發生器的位置不應靠近外部接頭。 高速訊號應盡可能傳輸到內層。 注意特性阻抗匹配和參攷層的連接，以减少反射。 設備推動的訊號轉換率應盡可能小，以降低高度。 頻率分量，在選擇去耦/旁路電容器時，應注意其頻率回應是否滿足要求，以降低功率平面的雜訊。

此外, pay attention to the return path of the high-frequency signal current to make the loop area as small as possible (that is, the loop impedance as small as possible) to reduce radiation. 您還可以使用切割地面的方法來控制高頻雜訊的規模. 最後, 選擇適當的底盤接地 PCB板 和外殼.