다중 계층 PCB 설계를 위한 EMI 솔루션

2021-11-09

Author：Downs

EMI 문제를 해결할 수 있는 여러 가지 방법이 있습니다.현대 EMI 억제 방법으로는 EMI 억제 코팅 사용, 적합한 EMI 억제 예비 부품 선택, EMI 시뮬레이션 설계 등이 있다. 본고는 기본적인 PCB 천판에서 착안하여 EMI 방사선 제어 및 설계 기술에 PCB가 쌓이는 역할에 대해 논의했다.

PCB 전원 버스

IC 핀 부근에 용량을 합리적으로 배치하면 IC 출력 전압 점프가 빠르게 변경될 수 있다.그러나 이것이 문제의 끝은 아닙니다.콘덴서의 주파수 응답이 제한되어 있기 때문에 콘덴서는 전체 주파수 대역에서 IC 출력을 깨끗하게 구동하는 데 필요한 고조파 출력을 생성할 수 없다.또한 전력 합류에서 형성 된 순간적 전압은 주요 공통 모드 EMI 간섭 소스인 디커플링 경로의 센서 양쪽에서 전압 강하를 발생시킵니다.우리는 이 문제들을 어떻게 해결해야 합니까?

전원 버스

우리의 인쇄회로기판의 IC의 경우 IC 주위의 출력층은 량호한 고주파콘덴서로 간주될수 있는데 이는 리산콘덴서에서 루출된 일부 에네르기를 수집하여 청결출력에 고주파에네르기를 제공할수 있다.또한 양호한 전력 계층의 전기 감각은 작기 때문에 전기 감각이 합성된 순간 신호는 작기 때문에 공통 모드 EMI를 낮춘다.

물론 PCB 전원층과 IC 전원 핀들 사이의 연결은 가능한 한 짧아야 한다. 디지털 신호가 점점 더 빠르게 상승하고 있기 때문에 IC 전원 핀이 있는 용접판에 직접 도달하는 것이 좋다. 이는 따로 논의될 것이다.

공통 모드 EMI를 제어하기 위해 전력 레이어는 결합 해제를 돕고 충분히 낮은 전기 감각을 갖도록 설계된 양호한 전력 레이어여야 합니다.누가 물어볼지도 몰라, 이게 얼마나 좋은데?이 질문에 대한 대답은 전원 공급 장치의 레이어, 레이어 사이의 재료 및 작업 빈도 (즉, IC 상승 시간의 함수) 에 달려 있습니다.일반적으로 전력 레이어 사이의 간격은 6mil이고 메자닌은 FR4 재료입니다.전력층의 제곱인치당 등가 용량은 약 75pF이다.분명히 층 간격이 작을수록 용량이 커진다.

상승시간이 100~300ps 사이인 부품은 많지 않지만 현재 IC의 발전속도에 따라 상승시간이 100~300ps 사이인 부품이 높은 비율을 차지할 것으로 보인다.100 ~ 300PS의 상승 시간이 있는 회로의 경우 3mil 계층 간격은 더 이상 대부분의 애플리케이션에 적용되지 않습니다.당시 층 간격이 1밀이 이하인 층 기술을 사용하고 FR4 개전 재료 대신 높은 개전 상수를 가진 재료를 사용할 필요가 있었다.이제 세라믹과 세라믹 플라스틱은 100 ~ 300PS 상승 시간 회로의 설계 요구 사항을 충족시킬 수 있습니다.

앞으로 새로운 재료와 새로운 방법이 도입될 수 있지만 오늘날 흔히 볼 수 있는 1~3ns 상승 시간 회로, 3~6mil 층 간격 및 FR4 전매체 재료의 경우 공통 모드 EMI는 매우 낮을 수 있으며 이는 일반적으로 고급 고조파를 처리하고 순간적 신호를 충분히 낮게 유지하기에 충분합니다.이 문서에서 제시된 PCB 스택 설계 예는 레이어 간격이 3-6 밀이라고 가정합니다.

PCB 전자기 차폐

신호 라우팅의 관점에서 볼 때, 좋은 계층화 정책은 전원 또는 접지층에 바로 붙어 있는 모든 신호 라우팅을 하나 이상의 계층에 배치하는 것입니다.전원 공급 장치의 경우 전원 계층이 접지층과 인접하고 전원 계층과 접지층 사이의 거리가 가능한 한 작아야 합니다.이것이 바로 계층화 전략입니다.

PCB 보드

PCB 스태킹

EMI를 차단하고 억제하는 데 도움이 되는 스태킹 정책은 무엇입니까?다음 계층형 스태킹 시나리오는 전력 전류가 단일 레이어에서 흐르고 단일 전압 또는 여러 전압이 같은 레이어의 다른 부분에 분포한다고 가정합니다.여러 전력 계층에 대한 자세한 내용은 나중에 설명합니다.

4 레이어 PCB 보드

4층 설계에는 몇 가지 잠재적인 문제가 있습니다.우선 신호층이 밖에 있고 전원층과 접지층이 안에 있어도 전원층과 접지층 사이의 간격이 너무 크다.

비용 요구사항이 최우선인 경우 다음 두 가지 기존 4 레이어에 대한 대안을 고려하십시오.둘 다 EMI 억제 성능을 향상시킬 수 있지만 보드에 있는 컴포넌트의 밀도가 충분히 낮고 컴포넌트 주위에 필요한 구리 덮개 전원을 배치할 수 있는 충분한 면적이 있을 때만 가능합니다.

첫 번째는 PCB의 바깥쪽은 1층이고 중간층은 신호/전력층이다.신호층의 전원은 넓은 선으로 배선되므로 전원 전류의 경로 임피던스가 낮고 신호 마이크로밴드 경로의 임피던스가 낮습니다.EMI 제어 관점에서 볼 때, 이것은 현재 가장 좋은 4 계층 PCB 구조입니다.두 번째 시나리오는 외부 레이어와 중간 레이어를 동시에 사용하여 신호를 보행시선합니다.기존 4 계층 패널에 비해 향상이 적고 계층 간 임피던스가 기존 4 계층 패널과 동일하게 떨어집니다.

회선 임피던스를 제어하려면 위의 스태킹 시나리오는 회선을 조심스럽게 전원 및 접지 구리 섬 아래에 배치합니다.또한 전원 또는 지층의 구리 섬은 직류 및 저주파 연결을 보장하기 위해 가능한 한 긴밀하게 상호 연결되어야합니다.

6단 PCB 보드

레이어 4 패널의 어셈블리 밀도가 높은 경우 레이어 6 패널을 사용하는 것이 좋습니다.그러나 6층 패널 설계의 일부 스택 방안은 전자장을 잘 차단하지 못했으며 전원 버스의 순간적 신호를 낮추는 데 거의 영향을 주지 않았다.다음은 두 가지 예를 토론하겠습니다.

첫 번째 예는 전원과 바닥을 각각 레이어 2와 5에 배치하는데, 전원의 높은 구리 코팅 임피던스로 인해 공통 모드 EMI 방사선의 제어에 매우 불리하다.그러나 신호 임피던스 제어의 관점에서 볼 때 이 방법은 매우 정확합니다.

두 번째 예에서는 전원 공급 장치가 레이어 3과 접지가 레이어 4에 배치됩니다.이 설계는 전원의 복동 임피던스 문제를 해결했다.레이어 1과 6의 전자기 차폐 성능이 떨어지기 때문에 차형 EMI가 증가한다.만약 두 외층의 신호선의 수량이 가장 작다면 선로의 길이는 매우 짧다 (신호의 최대 고조파 파장의 1/20보다 작다).이 설계는 차형 EMI 문제를 해결합니다.외부 비어셈블리 및 비경로설정 영역에 구리를 배치하고 복동 영역에 접지 (20 파장 간격 당) 하면 차형 EMI를 잘 억제할 수 있습니다.앞에서 말한 바와 같이 구리 부설 구역은 내부 접지층 여러 점과 관련되어야 한다.

범용 고성능 6계층 설계는 일반적으로 계층 1과 6, 계층 3과 4층 전원과 접지를 통합합니다.EMI 억제는 전력 계층과 인접 계층 사이에 이중 마이크로밴드 신호선이 두 겹으로 배치되어 있기 때문에 매우 좋습니다.이런 설계의 단점은 선로층 중 두 층밖에 없다는 것이다.앞서 언급했듯이 외부 레이어가 짧고 구리가 무선 영역에 배치되어 있는 경우 기존 6이 사용됩니다.레이어도 동일한 스택을 구현할 수 있습니다.

또 다른 6층 레이아웃은 신호, 접지, 신호, 전원, 접지 및 신호로 고급 신호 무결성 설계에 필요한 환경을 구현합니다.신호층은 접지층과 인접해 있으며 전력층과 인터페이스층이 쌍을 이루고 있다.분명히 단점은 레이어의 스택이 불균형하다는 것입니다.

이것은 일반적으로 가공 및 제조상의 문제를 야기합니다.솔루션은 세 번째 레이어의 모든 빈 영역을 구리로 채우는 것입니다. 세 번째 레이어의 구리 밀도가 전원 레이어나 접지층에 가까우면 느슨하게 구조적 균형을 이루는 회로 기판으로 볼 수 있습니다.구리 충전 영역은 전원 또는 접지에 연결되어야 합니다.연결 구멍 사이의 거리는 여전히 파장의 1 / 20이며 항상 어디에도 연결되어 있지 않습니다.연결하지만 가장 좋은 것은 연결입니다.

10단 PCB 보드

여러 레이어 사이의 절연 분리 레이어가 매우 얇기 때문에 회로 기판의 10층 또는 12층과 이 레이어 사이의 임피던스는 매우 낮으며 이 레이어와 레이어에 고장이 없는 한 양호한 신호 무결성을 충분히 기대할 수 있다.두께가 62밀인 12층을 처리하는 것이 더 어렵고 12층을 처리할 수 있는 제조업체가 더 적다.

신호층과 루프층 사이에는 항상 절연층이 있기 때문에 10층 설계의 중간에 6층을 분배하여 신호선을 걷는 것이 가장 좋지 않다.이밖에 중요한 것은 신호층을 환로층과 린접시키는것이다. 다시말하면 판의 배치는 신호, 접지, 신호, 신호, 땅, 신호이다.

이런 설계는 신호 전류와 그 순환 전류에 좋은 경로를 제공하였다.적절한 경로설정 정책은 1층은 X 방향, 3층은 Y 방향, 4층은 X 방향을 따르는 것입니다. 시각적으로 1층과 3층은 한 쌍, 4층과 7층은 한 쌍, 8층과 10층은 마지막 한 쌍입니다.회선의 방향을 바꿔야 할 때 1층의 신호선은 3층 이후에"천공"방식으로 방향을 바꿔야 한다.사실, 이것이 항상 가능한 것은 아니지만 설계 개념으로서 가능한 한 많은 것을 준수해야합니다.

이와 같이 신호의 방향이 바뀌면 빈 구멍을 통해 8층과 10층 또는 4층에서 7층으로 신호가 라우팅되어야 한다.이러한 경로설정은 신호의 양방향 경로와 루프 간의 결합을 가장 긴밀하게 보장합니다.예를 들어, 신호가 계층 1에 있고 회로가 계층 2에 있고 계층 2에만 있는 경우 계층 1의 신호는 구멍을 통해 계층 3으로 이동해도 회로가 계층 2로 유지되어 저전감, 큰 커패시터 및 양호한 전자기 차폐 성능의 특성을 유지합니다.

그게 아니라면요?예를 들어, 1층의 신호선이 구멍을 통과하여 10층에 도달한 다음 루프 신호는 9층에서 접지 평면을 찾아야 하고, 루프 전류는 구멍을 통해 가장 가까운 접지 (예: 저항이나 커패시터와 같은 컴포넌트의 접지 핀) 를 찾아야 한다. 만약 부근에 마침 이런 구멍이 존재한다면 정말 행운이다.이러한 근접 구멍이 없다면 전기 감각은 증가하고 전기 용량은 감소하며 EMI는 증가 할 것입니다.

신호선이 구멍을 통해 현재 레이어 쌍에서 다른 레이어로 이동해야 할 경우 접지 구멍이 구멍 가까이에 배치되어 루프 신호가 적절한 연결 레이어로 부드럽게 돌아갈 수 있습니다.계층 4와 7의 경우 전원 계층과 인터페이스 계층 간의 커패시터 결합이 양호하고 신호가 쉽게 전송되기 때문에 전원 계층 또는 접지층 (계층 5 또는 6) 에서 신호 회로가 반환됩니다.

다중 전원 계층 설계

동일한 전압 소스의 두 전원 계층에서 큰 전류를 출력해야 하는 경우 회로 기판은 두 개의 전원 계층과 연결 계층으로 나뉘어야 합니다.이 경우 절연 레이어는 각 페어의 전력 레이어와 연결 레이어 사이에 배치됩니다.이것은 우리가 기대했던 것처럼 두 쌍의 임피던스가 같은 출력을 합치게 했다.전력 계층의 스택으로 인해 임피던스가 동일하지 않으면 분류가 고르지 않습니다.순간 전압은 훨씬 크고 EMI는 급격히 증가합니다.

보드에 서로 다른 값의 전원 전압이 여러 개 있는 경우 그에 따라 여러 개의 전원 계층이 필요합니다. 각 전원 계층과 연결 계층은 서로 다른 전원에 대해 생성됩니다.두 경우 모두에서 회로 기판의 전원 레이어 쌍과 연결 레이어의 위치를 결정할 때 제조업체의 밸런싱 구조에 대한 요구 사항을 기억하십시오.

요약

대부분의 엔지니어가 설계한 인쇄회로기판의 두께는 62밀이이고 블라인드나 매공이 없기 때문에 PCB 계층화 및 스택에 대한 논의는 이에 국한된다.두께 차이가 큰 회로 기판의 경우 이 문서에서 권장하는 계층화 시나리오는 좋지 않을 수 있습니다.또한 점자나 매공이 있는 인쇄회로기판의 가공 공정이 다르기 때문에 본고에서 제시한 층화 방법은 적용되지 않는다.