정밀 PCB 제조, 고주파 PCB, 고속 PCB, 표준 PCB, 다중 계층 PCB 및 PCB 조립.
이기종 3DIC는 여전히 양산 문턱에 직면해 있다
3DIC + TSV 3D 스태킹 기술은 최소 면적으로 칩의 밀도를 높이고 비용과 제품 크기를 줄여 칩의 성능과 신뢰성을 높일 수 있지만 동질 3DIC 스태킹 NANDFlash 플래시 메모리, DDR3 메모리를 출시한 것은 삼성이 처음이다.데스크탑과 노트북용 스태킹 WideI/ODRAM 칩도 있다. 퀄컴과 브로드컴 등 IC 설계사들도 차세대 고밀도 IC를 설계하기 위해 3DTSV 기술을 도입했다.
2.5D 기술은 CPU/GUP/FPGA와 같은 논리 연산 칩에 널리 사용되었습니다.IBM/AMD 2.5D/3DIC 기술은 D램, CIS, RF, LED 및 광전자 부품과 같은 이기종 통합 애플리케이션을 더욱 발전시킬 것입니다.Yole 국제반도체협회 (SEMI) 는 HP, IBM, 인텔, 삼성, 퀄컴, TSMC, UMC, 하이닉스, Atotech, (ASE, ST, 삼성, 마이크론, GlobalFoundries, NEXX, FRMC 등 업종을 초청하여 3DIC 연구개발과 생산에 적극 투입하여 규범이 명확한 3D 산업사슬생태를 구축하는 3DTSV 계획을 계속 전개하고 있다.
현재 3DIC의 통합 응용은 여전히 D램, NANDFlash 튜브 또는 멀티 코어 마이크로프로세서와 같은 동질 칩 (Homogenous) 통합과 같은 동일한 제조 공정에 속합니다.IEK는 올해(2013년)부터 고른 스택을 갖춘 D램과 낸드플래시 등 3DIC의 양산이 가능할 것으로 전망했다.논리적 칩(logic), 메모리 반도체(DRAM), 무선 주파수 IC(RF), 전력 증폭기(PA), 광전 변환 칩 등의 이기종 통합은 전력 소비량과 패키징 재료 계수 등 기술적 문제에 의해 제한된다.그것은 아직 극복해야 한다.
2.5D 중간 기술은 FPGA, GPU/APU를 양산에 최초로 도입
앞서 언급했듯이 3DIC는 Hetergeneous 집적 회로에 사용됩니다.서로 다른 논리 공정과 조작 특성을 가진 원시 실리콘 칩을 스택하고 TSV (실리콘 드릴링) 기술을 사용하여 칩을 상호 연결합니다.서로 다른 유형의 칩을 스택할 때 전력 소비량과 열 방출 문제는 특수하게 처리해야 한다.
1V 전압과 2W 전력이 있는 D램 칩만 스택하면 시동 전류는 약 2암페어이다.2GHz의 멀티 코어 프로세서 CPU 또는 그래픽 처리 장치 (GPU) 가 그 위에 쌓이면 수십 와트 또는 그 이상이 쉽게 필요합니다.100와트, 광 시동 전류는 수십 암페어에 달할 수 있으며, 이는 거의 자동차급 배터리로 처리할 수 있다.이 칩은 모바일 휴대용 장치의 디자인에 치명적입니다.그리고 이렇게 제한되고 밀집된 지역에서 큰 전류를 제공한다.전원 회로의 배선 설계와 전원 칩의 선택은 모두 기술적 도전이며, 심지어 전류 자체도 회로의 효율과 안정성에 영향을 주는 가장 큰 방해원이다.
고주파 조작의 CPU와 GPU 칩은 보통 120도까지 가열할 수 있다.그러나 DRAM 및 NANDFlash 코어가 85 ° C를 초과하면 플러시 메커니즘과 스토리지 허용 한도에 예외가 발생합니다.CPU가 D램, NANDFlash와 조합되면 CPU의 높은 열량은 D램과 NANDFlassh에 영향을 미칩니다.또한 광전 변환 장치와 마찬가지로 온도가 80 ° C 이상에 도달하면 작동 안정성이 크게 감소합니다.누드 모델 소재도 종류가 다르다.함께 쌓일 때는 서로 다른 열팽창 계수가 패키지 메커니즘에 미치는 열응력 효과를 고려해야 하며, 심지어 과열도 쌓인 웨이퍼층이 변형되고 심지어 주석이 파열될 수 있다.온도 특성이 다른 이 칩들의 스택 순서를 어떻게 정확하게 안배하여 열을 방출하는 과정에서 서로 영향을 주지 않도록 하는 것은 매우 심각한 기술적 도전이다.이미 대규모로 생산된 3DIC가 저전력 D램과 낸드플래시 등가 스태킹 제품에 먼저 등장한 이유다.
2.5DIC(또는 2.5DInterpriser) 기술은 공장 리더(ASE)에 의해 처음 제안되었으며 나중에 반도체 산업의 용어가 되었습니다.이 방법은 다양한 공정/작업 특성의 몰드를 서로 쌓지 않고 평행으로 배열해 서로 가까워지도록 유리나 실리콘 기반 소재 삽입기(삽입기)에 배치해 연결한 뒤 끝까지 연결하는 것이다. PCB 회로기판은 신호 지연 시간을 단축해 시스템 전반의 성능을 향상시켰다.각 평행 몰드는 개별적으로 테스트한 다음 구멍을 뚫고 나란히 조립할 수 있습니다.열/전자기 방사선 테스트를 거치지 않고 중간판(Interposer)에 올려놓기만 하면 포장 후 전체 통합 테스트를 할 수 있다.3DIC 스태킹 시 스태킹의 각 레이어에 대해 열/전자기 테스트를 수행해야 합니다.모델 중 하나에 결함이 있는 경우 전체 3DIC 스태킹 장치를 보상해야 합니다.
2.5DIC는 반도체 업계에서 미래 3DIC로의 전환을 위한 중간 기술로 간주된다.삽입기를 칩 사이의 통신 교량으로 사용하는 것 외에 칩과 삽입기의 조합, 재료 성능과 열 응력 등의 문제도 주의해야 한다.2.5DIC는 3DIC보다 기술적 병목 현상이 낮습니다.회로 기판에 사용되는 실리콘 내부 플러그 (SIInterposer) 는 일반적으로 프로세서 칩처럼 40nm 또는 28nm의 첨단 제조 공정을 사용할 필요가 없으며 제조 비용을 줄일 수 있습니다.
Xilinx2.5D FPGA 프로세서 칩의 경우노출된 28/40nm FPGA 칩을 나란히 배열한 후 65nm 실리콘 내장기에 배치합니다.총 비용은 이전 40nm 또는 28nm SOC 공정보다 낮습니다.따라서 2.5DIC의 응용 분야는 메모리 반도체에만 국한되지 않는다.FPGA, CPU, GPU 등 고성능, 높은 집적도의 논리계산칩은 이미 2.5DInterpriser 기술을 응용하기 시작했다.
2.5D/3DIC 킬러 어플리케이션
2.5DIC 개념을 대규모 생산에 도입한 반도체는 선도적인 프로그래밍 가능 논리문 어레이(FPGA) 제조업체인 Xilinx와 Altera가 대표한다.두 회사 모두 TSMC의 CoWos(칩 웨이퍼 기판) 2.5DIC 기술을 사용한다.Xilinx★s Virtex-72000TFPGA 칩과 마찬가지로 28nm 나체 조각이 긴밀하게 나란히 배열되어 있습니다.누드 필름 아래의 마이크로 볼록 블록은 65nm 실리콘 중개층에 연결됩니다.그런 다음 TSV 기술을 통해 용접구에 연결되어 관통됩니다.용접구를 아래의 PCB 보드에 연결합니다.
또한 IBM Power8 프로세서, 인텔 4세대 코어이(Haswell) 프로세서, AMD 세미 커스텀 8과 일치하는 IntelIrisPro5200(GT3e) 그래픽 칩을 탑재했다. 코어 APU에도 2.5DIC 패키징 기술이 적용될 예정이다.
3DIC 부분의 경우 D램 칩 (WideI/O) 과 NANDFlash 칩의 균일한 스태킹 외에도 Altera는 최근 TSMC의 차세대 20nm 공정에 3DIC 이기종 통합 및 스태킹 기술을 적용한 차세대 20nm FPGA 제품을 발표했다.FPGA 칩 2개 이상, ARM 멀티코어 프로세서 칩, 사용자 정의 HardCopyASIC 칩, 정밀도 조절 가능한 DSP 디지털 신호 프로세서, 다중 계층 스택 MemoryCube 메모리 칩이 통합되어 있습니다.
ASE, Silicon Products, 입성, 남모는 전 세계 패키징 및 테스트 파운드리 시장에서 56% 의 점유율을 차지하고 있으며, 이는 3DIC 산업 사슬의 마지막 1킬로미터의 관건이기도 하다.ASE는 SEMI 사양 플랫폼의 3DS-IC 표준을 채택하고 DesignHouse 및 Foundry와 적극적으로 협력하여 DietoDie, DietoSiP 커버리지 상호 연결 사양 및 3D 스택, 측정 및 패키징 신뢰성 확인을 완료합니다.캐스트, 스토리지, 패키징 및 테스트 3D 캐리어 보드, 고정장치, 공장 간 유지 절차 및 TSV 웨이퍼, JEDECJC-11WideI/O 메모리 스택 방법 및 3DQA 품질 보증 관련 사양에 참여합니다.
또한 TSV/3D, 종구 기술을 포함한 각종 볼록 소재, 실리콘 내삽층(Si interposer) 및 각종 서브시스템 통합 등 원스톱 쇼핑 서비스를 제공하는 2.5D/3DIC 구조의 CoWoS(칩 웨이퍼 기판) 통합 생산 기술을 도입했다.이와 동시에 2.5D/3DIC 기술에 계속 투자하여 EDA, IP, 테스트, 설비, 규소조각공급업체와 포장공장의 전반 산업사슬을 서둘러 도입해야 한다.UMC와 다운스트림의 패키징 및 테스트 공장은 3DIC 기술을 개발하기 위해 개방형 업계 모델(OpenEcosystemModel)을 찾고 있습니다.
IEK는 2010년까지 3DIC 기술이 낸드플래시와 D램 등 메모리 메모리 반도체에 도입됐다고 지적했다.2010년 이후 CIS(CMOS 이미지 센서)와 MEMS(마이크로컴퓨터) 소자도 대규모 생산을 시작했다.전력 증폭기 칩(PA), LED 조명 칩 패키지, 광전 변환 소자 패키지 등의 응용이 있다.2013년에는 동질 다층 MemoryCube와 WideI/ODRAM을 대규모로 생산할 것으로 예상됩니다.멀티코어 CPU, FPGA, ASIC, 메모리와 광전소자를 통합한 이기종 3DIC(이기종 3DIC)는 2014년부터 2015년 사이에 출시될 예정이다. 실제 양산 단계다.
