精密PCB製造、高周波PCB、高速PCB、標準PCB、多層PCB、およびPCBアセンブリ。
回路の機能要件を満たす前提について, 高感度のしきい値を有する構成要素をできるだけ使用すべきである. の静電放電感度 PCBボード は、最も低い感知電圧閾値を有する成分によって決定される 回路基板. 正しい選択の実装に加えて, また、同じ機能及びモデルが異なるが、異なった構成要素の高感度電圧閾値 PCBメーカーsは大きく変わるかもしれません. コンポーネントPCBメーカー しかし、異なる生産バッチで, また、異なるかもしれません.
出力電流を制限することにより、CMOS回路10のロック効果を回避することができる
ロックイン効果はCMOS回路のユニークな故障モードである。これは、CMOS回路の内部構造に寄生PNPトランジスタとNPNトランジスタがあり、それらの間に寄生PNPNサイリスタ構造が形成されているため、CMOS回路のロックイン効果があることがある
サイリスタ効果とも呼ばれる。この種の連動正帰還構造は、外部要因（静電放電のような）によって引き起こされ、電流はPNP管（またはNPN管）に流れ、次いで別の寄生NPN管（またはPNP管）を通って電流が流れ、正のフィードバックのために電流が大きくなり、やがて燃焼する。ロック状態を維持することができないように電流を制限することは、プリント回路基板を設計する際にCMOSデバイスのために考慮すべき問題の1つであることが分かる。共通の解決策は、各出力端子をそのケーブルから分離するための抵抗器を使用し、2つの高速スイッチングダイオードを使用してVDD（ドレイン電力）およびVSS（電源電力）にケーブルを接続することである。
使用フィルタネットワーク
CMOS回路システムと機械的コンタクトとの間に長い入力ケーブルが必要であり、これは電磁干渉の可能性を増大させ、フィルタネットワークを考慮する必要がある。同時に、入力端子に負の発振電圧がある場合には、長い入力ラインに大きな分布キャパシタンスおよび分布インダクタンスが付随しなければならない。特に、入力端子に負の発振電圧がある場合には、保護に至る可能性がある
ネットワークのダイオードを焼き尽くす。この問題を解決する方法は、入力端に直列に抵抗器を接続することである。抵抗Rは、式R＝VDD／1 mAに応じて選択することができる。例えば、Vdd＝10 Vのとき、R＝10 K。
RCネットワーク
可能な場合、バイポーラデバイスの高感度入力端子に対して、より大きな抵抗値を有する抵抗器と少なくとも100 pFのコンデンサからなるRCネットワークを使用して静電放電の影響を低減することができる。しかし、回路特性が要件を有する場合、いずれかの極性において0.5 Vにクランプすることができる2つの並列ダイオードを使用して、接地への入力を短くすることができる。これにより、入力特性への干渉が低減される。
CMOSデバイスの入力ピンを浮遊させないでください
はんだ付けされたCMOSデバイスの入力端子を浮遊させない回路 基板.同時に, CMOSデバイス上の全ての未使用の冗長入力リードは、浮くことができないことに留意されたい.これは入力端子が一度浮遊しているからである, 入力電位は不安定状態になる, これは回路の通常の論理関係を破壊するだけではない, しかし、高い入力抵抗のために、静電破壊と外部雑音も引き起こします.
音響干渉と他の現象冗長入力端子は回路の機能に応じて別々に扱うべきである。例えば、ANDゲートおよびNANDゲート回路の冗長入力端子は、VDDまたはハイレベルに接続されなければならないORゲートおよびNORゲートの冗長入力端子は、Vssまたはロウレベルに接続されるべきである。
