PCB技術 - 電磁干渉を低減するためのPCB設計原理

電磁両立性設計は、特定の回路と密接に関連している. 電磁両立性設計を実施するために, the designer needs to minimize the radiation (radio frequency energy leaking from the product) and enhance its resistance to the radiation (energy entering the product). 感受性と抗干渉能. 低周波数での共通伝導結合と高周波数での共通放射結合, 結合経路を遮断することは、設計において十分注意を払わなければならない.

PCB設計 principles

As the 回路基板電子技術の発展に伴い、集積度と信号周波数はますます高くなっている, 電磁妨害は必然的にもたらされる, したがって、以下の原則は、PCBの電磁干渉を制御するためにPCBを設計するときに続きます 回路基板 ある範囲内で, 設計要件と基準を満たす, そして、回路の全体的なパフォーマンスを改善する.

1 .回路基板の選定

の主な仕事 PCB設計 は、 回路基板. サイズが大きすぎるならば, 部品間の配線は長すぎます, これは回路のインピーダンスを増加させ、干渉防止能力を低下させるそして、サイズは、コンポーネントがあまりに小さい原因になります. 密度の高いレイアウトは散逸を促進する, そして、配線はあまりに薄く、高密度です, クロストークを起こしやすい. したがって, the 回路基板 適切なサイズのシステムの必要なコンポーネントに従って選択する必要があります.

回路基板

回路基板sを片面に分ける, 左右の 多層板. 層の数の選択 回路基板 回路によって実現される機能に依存する, 騒音指数, 信号の数とネットワークケーブル, etc. 適切な層設定は、回路自体の電磁両立性問題を低減することができる.

通常の選択原理は以下の通りです:

信号周波数が媒体および低周波数であるとき、より少ない構成要素があり、配線密度は低または媒体であり、片面または両面を選択する

（2）多層配線板は、高配線密度、高集積化、及びより多くの部品に使用される

3. 高周波用, 高速集積回路, and 高速集積回路, を選択します 回路基板s. Aを設計するとき 多層板, パワー層として単層を使用することができる, 信号層, グランドレイヤー. 信号ループ領域は縮小される, 微分モード放射線が低減される. この理由から, the 多層板 の放射線を減らすことができます 回路基板 そして、干渉防止能力を改善してください.

回路基板部品のレイアウト

PCBサイズが決定されたあと、特別なコンポーネントの位置は最初に決定されなければならなくて、最後に、回路の機能単位に従って、回路の全てのコンポーネントがブロックにおいて、レイアウトされる。デジタル回路ユニット、アナログ回路ユニットおよび電源回路ユニットを分離し、高周波回路ユニットと低周波回路ユニットを分離する必要があります。一般的に用いられる回路基板のレイアウト原理は次の通りである。

特殊部品の位置の決定の原則

加熱素子は、PCBの端部、マイクロプロセッサチップから離れた放熱性を得る位置に配置されるべきである

（二）特殊な高周波成分を近接させて接続を短縮すること

感度の高い部品は、クロック発生器や発振器のような雑音源から遠ざけるべきである

ポテンショメータ、可変インダクタ、可変コンデンサ、キースイッチ等の調整可能な部品のレイアウトは、全機械の構造要件を満たし、調整を容易にする

5 .重い部品をブラケットで固定すること

EMIフィルタはEMI源の近くに置かれるべきです。

回路基板部品のレイアウト

（2）回路機能単位で回路の傘成分をレイアウトする原理

各々の機能回路は、配線を容易にするためにそれらの間のシグナルフローに従う対応するポジションを決定しなければならない

各々の機能回路は、最初にコアコンポーネントの位置を決定して、コアコンポーネントのまわりの他のコンポーネントを配置しなければならなくて、コンポーネント間の接続を短くしようとする

高周波回路用には、部品間の分配パラメータを考慮すべきである

回路基板の縁部に配置される部品は、回路基板の縁から2 mm以上離れていなければならない。

DC / DCコンバータ、スイッチチューブおよび整流器は、外部放射を減らすために可能な限り変圧器の近くに置かれるべきです

6 .電圧調整部品とフィルタコンデンサを整流ダイオードの近くに置くべきです。

電源・グランドの配線原理

PCBの電源とグランドとの配線は、回路基板全体の電磁干渉を低減する鍵である。電力線と接地線の設計はpcbで無視できない問題であり，最も困難な設計であることが多い。以下の原則は設計するときに従わなければなりません。

1 .電源・グラウンドの配線技術

pcb上の配線はインピーダンス，容量性リアクタンス，誘導リアクタンスなどの分布パラメータの特性を持つ。高速配線システムにおけるpcb配線分布パラメータの影響を低減するために，電源と接地の配線原理は以下の通りである。

容量結合のクロストークを低減するためのトレースの間隔を増加させる

配電線と接地線を並列に配線し、分散容量を最適化する

搬送電流の大きさに応じて、電力線及び接地線の幅をできるだけ厚くし、ループ抵抗を低減し、各機能回路における電力線及び接地線の方向を、信号伝送方向に合致させ、干渉防止能力を向上させる

電源及びグラウンドは、インダクタンスを低減し、ループ面積を最小にするために互いに直接的にルーティングされ、電源線の下に接地線を作るようにしなければならない

接地線の太さ、より良い、接地線の幅は、一般に3 mm以上である

接地線は、接地線上の電位差を低減し、干渉防止能力を向上させるために閉ループに形成される

（7）多層基板配線設計においては、グランドインピーダンスを小さくすることができ、同時にシールドの役割を果たす「フルグランドプレーン」として用いることができる。

電力・グラウンドの配線技術

2 .各機能回路の接地技術

PCBの各機能回路の接地方法は、単一点接地および多点接地に分割される。シングルポイント接地は、図3および図4に示すように、接続形態に従って、単点直列接地および単点並列接地に分割される。接地点の異なる長さと各回路の異なる接地インピーダンスのために単一接地直列接地が保護接地に使用されることが多く，電磁両立性性能が低下する。単点平行接地各回路は接地線を有しているので相互干渉は小さいが、接地線を延長して接地インピーダンスを大きくすることができる。信号接地，アナログ接地，電源接地に使用されることが多い。多点接地は、図5に示すように、各回路が接地点を有することを意味する。高周波回路においては、接地線が短く、接地インピーダンスが低く、高周波信号の干渉を低減することが多い。

接地に起因する干渉を減らすためには、接地もある要件を満たす必要がある。

接地線はできるだけ短くし、接地面は大きくなければならない。

2 .不要な接地ループを避け、共通接地の干渉電圧を低減する

接地の原理は、異なる信号に対して異なる接地方法を採用することであり、全ての接地に対して同じ接地点を使用することはできない

多層PCBを設計するとき、回路内の層間容量を形成し、電磁干渉を低減するように、隣接する層に電力層および接地層をできるだけ配置する

5 .強くて弱い電流信号を避けるようにしてください、そして、デジタルとアナログ信号は同じ地面を共有します。

機能回路の接地能力

雑音と電磁干渉を減らす24のヒント

（1）高速チップの代わりに低速チップを用いることができる。キーチップで高速チップを使用しています。

（2）抵抗器を直列に接続することで、制御回路の上下エッジのジャンプ率を低減することができる。

（3）リレー等に何らかの減衰を与える。

（4）システム要件を満たす最低周波数クロックを用いる。

（5）クロック発生器は、クロックを用いた装置にできるだけ近い。水晶振動子のシェルは接地されるべきである。

（6）クロック線を接地線で囲み、できるだけ短くする。

（7）I／O駆動回路はプリント基板の端部まで可能な限り近接させ、プリント基板をできるだけ早く残すようにする。プリント基板に入る信号をフィルタリングし、高ノイズ領域からの信号をフィルタリングする必要がある。同時に、一連の終端抵抗器を使用して信号反射を低減する。

（8）MCDの無駄な端子をハイに接続したり、接地したり、出力端子として定義し、集積回路上の電源グランドに接続すべき端子を接続し、フローティング状態にしてはならない。

（9）使用しないゲート回路の入力端子をフローティング状態にしてはならない。未使用のオペアンプの正入力端子は接地され、負の入力端子は出力端子に接続される。

（10）プリント基板では、90倍のラインではなく45倍ラインを使用して、高周波信号の外部発光とカップリングを低減する。

（11）プリント板は、周波数や電流のスイッチング特性に応じて分割されており、ノイズ成分と非雑音成分は、より離れている必要がある。

(12) Use single-point power supply and single-point grounding for single and double panels. 電力線と接地線はできるだけ厚くなければならない. 経済なら, 使用する 多層板 電源とグランドの容量インダクタンスを減らすために.

（13）クロック／バス／チップ選択信号をI／Oライン及びコネクタから遠ざける。

（14）アナログ電圧入力ライン及び基準電圧端子は、デジタル回路信号線、特にクロックから可能な限り遠くになければならない。

（15）A／D装置では、デジタル部とアナログ部とを交差させるのではなく、一体化する。

（16）I／O線に垂直なクロックラインはパラレルI／Oラインよりも干渉が少なく、クロック成分ピンはI／Oケーブルから遠い。

（17）部品ピンをできるだけ短くし、デカップルコンデンサピンをできるだけ短くする。

（18）キーラインをできるだけ厚くし、両側に保護グランドを加える。高速線は短くてまっすぐでなければなりません。

（19）ノイズに敏感なラインは高電流，高速スイッチング線に平行ではない。

（20）水晶の下に配線したり、ノイズ感応性のある装置を使用しない。

（21）弱信号回路では、低周波回路の周囲に電流ループを形成しない。

（22）信号中にループを形成しない。それが避けられないならば、ループ面積をできるだけ小さくしてください。

（23）集積回路毎に1個のデカップリングコンデンサ。各電解コンデンサには、小さな高周波バイパスコンデンサを追加しなければならない。

（24）回路内のエネルギー蓄積用コンデンサを充放電するための電解コンデンサの代わりに大容量のタンタルコンデンサまたはJUクールコンデンサを用いる。管状コンデンサを使用する場合は、接地する。